完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我在我的项目中使用25G以太网IP。
通过打开此IP的示例设计,我们可以看到许多SYNCER模块,一个FSM模块和一个流量生成器模块。 我想问一下这些Syncer模块的重要性是什么,我是否需要在我的最终设计中使用所有syncer模块。 |
|
相关推荐
2个回答
|
|
|
|
|
|
你好
我通过开放IP示例进行相同的环回,但似乎它不起作用,因为当我从SFP连接器插上光纤时,Completion_ statussignal显示出良好的返回值1! 这很奇怪!! 你得到了环回来吗? 你能告诉我你的意见吗? 谢谢 |
|
|
|
只有小组成员才能发言,加入小组>>
2442 浏览 7 评论
2835 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2306 浏览 9 评论
3388 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2483 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1727浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
619浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
483浏览 1评论
2035浏览 0评论
760浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-1-11 09:32 , Processed in 1.232674 second(s), Total 79, Slave 63 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号