完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
我正在使用ISE Design Suite 14.7创建我的设计，一个简单的25位计数器和比较器，从28.8 MHz时钟产生1秒脉冲。我遇到的问题是当我尝试完成设计以创建保险丝文件时
对CPLD进行编程。 如果我选择Coolruner II作为我的设备，我将收到以下错误：Cpld：1244 Unexpected Exception然后它继续运行，fit成功完成，然后工具崩溃。 但是，如果我选择另一个设备，例如Spartan3，那么它会运行完成而没有任何问题，并创建所有要运行的Impact文件。我尝试了几个具有相同结果的coolruner2配置。 有没有人见过这个问题，知道如何避免它？ 任何关于这个问题的想法或想法将不胜感激。 谢谢 皮特 
0
|
|
相关推荐
4个回答
|
|
|
嗨@ petebjohnson，
你正在使用哪种操作系统？ 谢谢，Arpan ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
|
|
|
|
|
|
|
我想知道这是不是试图实现25位二进制计数器的问题。
我已经能够重现运行Windows XP 32位的问题，附带简单的Verilog模块并选择Coolrunner 2“自动xc2c000”。 - Gabor second_count.v 1 KB |
|
|
|
|
|
我能够通过在Windows 10中从64位（nt64）切换到32位（nt）版本来解决问题吗？
无论如何，它似乎与32位工具正常工作，能够运行完成并使用Impact对设备进行编程。 :) 感谢您的投入。 皮特 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2429 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2468 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1357浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
596浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
460浏览 1评论
2013浏览 0评论
738浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2531
评论
淘帖
2431
