完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好,
我正在开发一个目前处于planAhead ISE的项目。 我正在将该EDK项目迁移到vivado。 当我尝试迁移IP时,我能够成功迁移我的一些IP,我收到了帖子附带的通知。请有人建议我该怎么做。 请有人建议我该怎么办。 谢谢 问候 泰穆尔 |
|
相关推荐
1个回答
|
|
您需要创建顶级包装器并在项目中实例化的Fifo_16l_32bit DCP或IP检查此相关ARs https://forums.xilinx.com/t5/Design-Entry/Top-module-setting-lost/td-p/510195
谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 |
|
|
|
只有小组成员才能发言,加入小组>>
2448 浏览 7 评论
2846 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2310 浏览 9 评论
3391 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2486 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1771浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
623浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
485浏览 1评论
2036浏览 0评论
760浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-1-13 04:49 , Processed in 1.326296 second(s), Total 77, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号