完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好..
如下图所示我的层次结构是...... 当我在GUI中合成时，它是成功的。 但是当我在命令提示符下做。 它显示了这样的错误 Elaborating模块.ERROR：HDLCompiler：1654 - “../example_design/PIO_EP_MEM_ACCESS.v”第131行：从未知模块实例化模块PIO_EP_MEM_ACCESS由于其内容错误而仍然是黑盒子警告：HDLCompiler：1499 - “../example_design/PIO_EP_MEM_ACCESS .v“第78行：空模块仍为黑盒子。 所以有人可以说出问题是什么，......？ 
0
|
|
相关推荐
2个回答
|
|
|
@ nag.chil
尝试重新生成tx_mem_i核心并查看它是否有帮助。 您也可以尝试-sd命令行选项。 有关类似问题的建议：http：//forums.xilinx.com/t5/7-Series-FPGAs/error-HDLCompiler-1654-when-instantiating-Synpfy-pro-edf-file-to/td-p/369577。 谢谢， Sravanthi 请注意 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。 |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2363 浏览 7 评论
2782 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2248 浏览 9 评论
3326 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2414 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
735浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
525浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
338浏览 1评论
743浏览 0评论
1941浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1831
评论
淘帖
1750
