完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
大家好，
我遇到了OOC模块合成的问题。 重新打包一块IP后，我发现所有OOC模块的合成都已重置，即使它们没有重新打包。 我查看了Xilinx论坛并发现了一些有些相关的帖子，但它们似乎对我没用。 这是一个相当大的设计，需要大约一个半小时才能构建。 我发现OOC模块占用了大约三分之一的时间，并且想知道是否有办法从合成中排除未修改的IP块。 我尝试使用以下TCL命令从综合中排除这些： set_property NEEDS_REFRESH 0 [get_runs live_ *] 该命令似乎确实从设计运行窗口中的每个IP块中删除了过时的图标（根据需要），但是，一旦我单击运行合成，几乎所有块都会恢复为过时。 根据我的理解，我的命令与选择所有IP块并在GUI中选择强制更新时的功能相同。 我想知道从合成中排除这些模块的正确方法，如果我正确地做了，我怎样才能解决将这些模块重置为过时的问题？ 任何帮助将不胜感激。 
0
|
|
相关推荐
5个回答
|
|
|
你好@ durtnapp
我假设所有这些IP都存在于块设计中并且编辑一个IP导致其他IP的OOC运行过时。 如果这是正确的，请尝试在IP设置中启用“IP缓存”，如下所示。 设置上述选项后重新运行完成合成。 在此之后，如果您对块设计中的任何IP进行编辑，则其他IP OOC运行将过时但不会重新合成。 相反，工具使用缓存来处理未修改的IP。 由此，合成运行时间将得到改善。 希望这可以帮助。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） 在原帖中查看解决方案 |
|
|
|
|
|
@durtnapp，
你能检查为未修改的块生成的文件的时间戳吗？ 我认为Vivado不会重新合成未经修改的IP。 --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- |
|
|
|
|
|
你好@ durtnapp
我假设所有这些IP都存在于块设计中并且编辑一个IP导致其他IP的OOC运行过时。 如果这是正确的，请尝试在IP设置中启用“IP缓存”，如下所示。 设置上述选项后重新运行完成合成。 在此之后，如果您对块设计中的任何IP进行编辑，则其他IP OOC运行将过时但不会重新合成。 相反，工具使用缓存来处理未修改的IP。 由此，合成运行时间将得到改善。 希望这可以帮助。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
嗨@vemulad
是的，这些IP存在于块设计中，是的，编辑一个IP确实会导致所有其他IP过时。 IP缓存选项确实看起来很有前景，但是我尝试按照您的提法启用IP缓存，但是在Vivado 2015.4.2中，此选项似乎不存在。 我在Vivado 2016.2中以只读模式打开了项目（由于公司要求，我不能用于项目构建）并且此选项确实存在。 在Vivado 2015.4.2中有没有办法做到这一点？ 谢谢， 大卫 |
|
|
|
|
|
你好@ durtnapp
此功能是2016年新增的。 因此，您需要升级到2016.1或2016.2才能使用此功能。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1175浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1464
评论
淘帖
2846
