完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
603
|
merlin.stafford@maxim-ic.com
这种情况因具体情况而异，我认为我们没有一个共同的位置来处理所有警告/错误。如果您可以共享错误/警告日志，vivado verison我们可以提供一些线索。 -Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
|
警告就是这样，
如果你理解它们，并且它们不是问题，它们可能会被忽略。 错误必须修复。 错误在他们的报告中提出了原因并加以修复。 如果您有任何疑问，请在此处发布， Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
|
|
|
|
|
|
电力33-249警告
在谷歌提出了一些结果： https://forums.xilinx.com/t5/7-Series-FPGAs/VC709-Temperature-Problem/td-p/547591 并非所有的帮助，但它确实表明切换率是错误的（200％是DDR，100％是SDR - 每个边缘都有变化）。 任何大于2的东西都是无稽之谈。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
merlin.stafford@maxim-ic.com，
没有特定的用户指南或文档显示所有错误消息。 大多数错误和警告都是不言自明的。 有时您会在runme.log中找到更多信息，指向导致警告/错误消息的确切位置。 如果您无法解决/理解错误，请谷歌查找Xilinx AR（答案记录）或Xilinx论坛。 --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2369 浏览 7 评论
2785 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2253 浏览 9 评论
3328 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2419 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
741浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
529浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
342浏览 1评论
746浏览 0评论
1947浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
2074
