完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
PLL工作在400MHz频率下,在输出分频应用前先被2分频,即200MHz。但如果DIV400 位置1时,使用400MHzPLL输出。 我们要设置RCC2 = 1,此时RCC域被忽略。 置位RCC2中DIV400 ,这样可使SYSDIV2和SYSDIV2LSB构成一个7位的分频值来使用400MHz的频率输出。此时分频值为((SYSDIV2 << 1) | SYSDIV2)+ 1。 SYSDIV2位 = 0x2,系统时钟分频值2。 SYSDIV2LSB = 0。这样分频值为5 = (((0x2<<1)| 0x0) + 1) USBPWRDN = 0,USB PLL工作正常 PWRDN2 = 0,PLL工作正常, BYPASS2 = 0,系统时钟是被SYSDIV2规定的分频值分频的PLL时钟。 OSCSRC2 = 0,使用主振荡器 这样RCC2的值为0xC1000000 利用TI提供干的API,应该是SysCtlClockSet(SYSCTL_SYSDIV_2_5| SYSCTL_USE_PLL | SYSCTL_XTAL_12MHZ | SYSCTL_OSC_MAIN); 你说设置后的频率不是80MHz,不知道你是怎么调试的,我用9B96的开发板和9b90的评估板测试没有问题。 或者你可是试一下提高LDO输出电压SysCtlLDOSet(SYSCTL_LDO_2_75V);然后再看看频率为多少 |
|
|
|
|
|
懒默浅默 发表于 2020-4-10 12:39 什么都不设置默认使用内部16MHz时钟,另外9B96内部还有一个PIOSC(精确内部振荡器)。 使用内部时钟时也可以使用PLL,然后分频得到所需要的时钟频率。 这样也可以得到80MHz的时钟频率 SysCtlClockSet(SYSCTL_SYSDIV_2_5| SYSCTL_USE_PLL | SYSCTL_OSC_INT); |
|
|
|
|
|
懒默浅默 发表于 2020-4-10 12:39 谢谢,硬件原理我看懂的,就是硬件函数库感觉TI的说明不是很清楚(也许是刚刚接触TI的芯片和它的硬件函数库),按照大家的建议实现了80MHz的系统时钟。我没有用开发板,自己做的最小系统。 谢谢! |
|
|
|
|
|
只有小组成员才能发言,加入小组>>
535 浏览 1 评论
390 浏览 1 评论
586 浏览 2 评论
NA555DR VCC最低电压需要在5V供电,为什么用3.3V供电搭了个单稳态触发器也使用正常?
836 浏览 3 评论
MSP430F249TPMR出现高温存储后失效了的情况,怎么解决?
689 浏览 1 评论
AT32F407在USART2 DMA发送数据时,接包接到了要发送的数据,程序还是处于等待传输完成的标识判断中,为什么?
137浏览 29评论
735浏览 23评论
请问下tpa3220实际测试引脚功能和官方资料不符,哪位大佬可以帮忙解答下
294浏览 20评论
请教下关于TAS5825PEVM评估模块原理图中不太明白的地方,寻求答疑
250浏览 14评论
两个TMP117传感器一个可以正常读取温度值,一个读取的值一直是0,为什么?
100浏览 13评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-1-12 14:38 , Processed in 0.847287 second(s), Total 55, Slave 49 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号