完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我正在使用ML505板为我的edkproject实现两个以太网精简版内核(软以太网MACcore)。 第一个以太网精简核心添加了使用BSB向导。我在该项目中手动添加了第二个ethere精简核心。 对于第二个核心,我将输入/输出连接到外部端口。 在ucf文件中,我将第二个核心的网络添加到与第一个核心网络相同的引脚位置。 这是我的问题。 我不确定这是否正确。 我尝试在互联网上搜索如何将两个信号映射到同一个引脚,但我没有找到任何有用的东西。 我想在我的项目中使用多个以太网核心 如果有人能真正帮助我,我真的很感激。 提前致谢 |
|
相关推荐
1个回答
|
|
None
|
|
|
|
只有小组成员才能发言,加入小组>>
2306 浏览 7 评论
2716 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2197 浏览 9 评论
3278 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2351 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
631浏览 1评论
1684浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
441浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
196浏览 1评论
652浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-20 13:45 , Processed in 1.105544 second(s), Total 45, Slave 40 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号