[问答]

IP核生成并导出到SDK平台

问答对人有帮助，内容完整，我也想知道答案 0 你好，我已经在micrlaze中建立了用于SPI ip核心的EDK平台。我正在使用Spartan6 FPGA以及如何使用Isim模拟edk中的SPI ip core以及如何验证spi ipcore。谢谢＆amp; 问候 Madhu B 0
2020-4-3 09:57:48　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答举报李煜启相关推荐 • 怎么在Vivado HLS中生成IP核？ 3429 • vivado hls 写的IP核(某函数) 如何在 vivado 里面连接PS并且调用，最后把值放到内存里面?（使用AXI？） 3589 • Vivado 2013.2错误：AXI地址未导出到SDK中的system.xml定义 1562 • microblaze软核处理器xps和sdk简单算法创建 2431 • 将Zynq项目导出到SDK时，如果找不到任何MIG，是否会出现问题？ 1659 • zc706 ps7-pl clk必须导出到sdk吗？ 1309 • 怎么为FPGA生成了一个比特流？ 2939 • CentOS上的PlanAhead 14.7无法将Bitstream导出到SDK 1173 • 在vivdao工具中，尝试将硬件导出到SDK时，显示错误是怎么回事 1565 • Vivado生成IP核 2716 2个回答

答案对人有帮助，有参考价值 0 这些是模拟器支持的Mentor Graphics ModelSimMentor图形列表QuestaSimCadence Incisive企业模拟器（IES）Xilinx ISE模拟器（ISIM）Verilog编译器代码模拟器（VCS）用于总线功能模型（BFM）模拟，EDK支持：Mentor Graphics ModelSimXilinx ISE模拟器（ISIM） Aldec Rivera Pro **（计划用于14.1版本的工具）仅基于Zynq的系统支持使用ISIM的硬件协同仿真。基于MicroBlaze / PowerPC的EDK设计不支持此功能。没有计划支持硬件协同仿真用于使用ISIM的MicroBlaze / PPC。谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。

2020-4-3 10:12:50 评论举报李铃华

答案对人有帮助，有参考价值 0 检查附加的脚本谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。

2020-4-3 10:23:59 评论举报李铃华