完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好,
我对Xilinx提供的维特比解码器IP内核的输入有些轻微的混淆。 让我们假设,我已经将来自某些先前块(1位宽度)的数据打孔到去穿孔单元,我可以告诉维特比解码器关于擦除位的位置。 说到这一点,我怀疑是应该拆分,将输入分成两个子序列,还是应该将去穿孔的数据作为1位流直接发送到IP内核,即让我们假设我的数据是 X = {1,1,1,0,1,1,1,1,1,1,0,0,0,1}; X(0)= 1; X(1)= 1; X(2)= 1; X(3)= 0等等。 我的Depuncturing单位告诉X(3),X(6),X(9)是穿孔位。 所以Depuncturing单位的输出 令e表示擦除值,该值告诉维特比解码单元,哪些位置被打孔。(0-打孔,1-非打孔) Y = {1,1,_,0,1,1,_,1,1,1-,_,0,0,1} E = {1,1,0,1,1,1,0,1,1,1,0,1,1,1} 我怀疑的是我应该如何将输入提供给维特比解码器? |
|
相关推荐
2个回答
|
|
HI,
检查以下文档是否有用: http://www.xilinx.com/support/documentation/application_notes/xapp551.pdf http://www.xilinx.com/support/documentation/ip_documentation/viterbi/v9_0/pg027_viterbi_decoder.pdf 谢谢, 赛义德 -------------------------------------------------- --------------------------------------------请注意 - 请注明 答案为“接受为解决方案”,如果提供的信息是有帮助的。给予您认为有用的帖子。感谢 - ------------------------- ------------------------ ------------------- -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用,请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- 在原帖中查看解决方案 |
|
|
|
HI,
检查以下文档是否有用: http://www.xilinx.com/support/documentation/application_notes/xapp551.pdf http://www.xilinx.com/support/documentation/ip_documentation/viterbi/v9_0/pg027_viterbi_decoder.pdf 谢谢, 赛义德 -------------------------------------------------- --------------------------------------------请注意 - 请注明 答案为“接受为解决方案”,如果提供的信息是有帮助的。给予您认为有用的帖子。感谢 - ------------------------- ------------------------ ------------------- -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用,请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2458 浏览 7 评论
2851 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2313 浏览 9 评论
3399 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2494 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1988浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
636浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
494浏览 1评论
2041浏览 0评论
768浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-1-25 07:36 , Processed in 1.194027 second(s), Total 79, Slave 63 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号