完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好
是的，您可以使用安全IP库模拟GTP。 问候，萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.-- ---------------------------- --------------------- ---------------------- |
|
|
|
|
|
嗨，
查看该用户指南页码：16 http://www.xilinx.com/support/documentation/user_guides/ug482_7Series_GTP_Transceivers.pdf |
|
|
|
|
|
|
|
|
|
|
|
你好
GTP仿真模型包括其所有内部逻辑的行为，无需担心内部组件。 进入模拟，您是在模拟示例设计还是进行任何修改。 将在tb文件中生成干扰时钟，如果在配置GTP时使用的值不是修改参考时钟频率，则可能会导致问题。 按原样模拟示例设计，并检查是否仍然在串行输出上看到X. 问候，萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.-- ---------------------------- --------------------- ---------------------- |
|
|
|
|
|
喜
在我的示例设计中他们也包括了chipcope但是在我的设计中我不想要那个chipcope所以我评论了所有的chipcope declerations并模拟了我在模拟中给出了前四个输入，如上所示，clk为20ns，rxn为00和rxp 是11。 此致，Pavan Patil |
|
|
|
|
只有小组成员才能发言，加入小组>>
2463 浏览 7 评论
2854 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2315 浏览 9 评论
3399 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2496 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
2035浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
640浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
497浏览 1评论
2046浏览 0评论
775浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1395
评论
淘帖
1638
