完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
|
|
相关推荐
4个回答
|
|
|
|
|
|
|
|
|
嗨，如果您正在寻找有关处理时钟域交叉的详细信息，请参阅以下网址：http：//www.asic-world.com/tidbits/clock_domain.html
http://www.gstitt.ece.ufl.edu/courses/spring12/eel4712/lectures/metastability/EEIOL_2007DEC24_EDA_TA_01.pdf 谢谢，维杰----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
在我的项目中使用ftdi芯片和fpga spartan 3an。
ftdi芯片的时钟频率为6M hz，而fpga的时钟频率为50M hz。 那么，如何照顾这两个时钟？ 先谢谢你 问候 Vimala |
|
|
|
|
|
----在我的项目中使用的是ftdi芯片和fpga spartan 3an。
ftdi芯片的时钟频率为6M hz，而fpga的时钟频率为50M hz。 以下链接中有一些关于FTDI FT2232HQ USB-UART桥的示例参考。 请检查它们是否对您有用？ http://www.xilinx.com/support/documentation/university/XUP%20Boards/XUPBasys3/documentation/Basys3_rm_8_22_2014.pdf http://www.xilinx.com/support/documentation/university/XUP%20Boards/XUPNexys4/documenatation/Nexys4_RM_VB1_Final_3.pdf _______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。 因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2442 浏览 7 评论
2835 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2306 浏览 9 评论
3387 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2482 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1693浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
616浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
479浏览 1评论
2030浏览 0评论
757浏览 0评论
/5 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2149
评论
淘帖
3286
