完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
您好，我正在Virtex7上实现（127x8）即（深度x宽度）内存。
我有以下问题 1.使用速度，效率和功率使用的分布式ram或block ram interms来实现它是否可行。 2.他们使用分布式ram或block ram进行设计的任何众所周知的标准 3.任何人都可以比较所需的参数，例如127x8内存的速度，功率和效率，以及内存大小是否增加到512x8。 请紧急回答 
0
|
|
相关推荐
6个回答
|
|
|
嗨，
1.使用速度，效率和功率使用的分布式ram或block ram interms来实现它是否可行。 ----可以在分布式Block RAM中实现127（或512）X 8 Ram 有关详情，请参阅以下产品页面 http://www.xilinx.com/products/intellectual-property/DIST_MEM_GEN.htm http://www.xilinx.com/products/intellectual-property/Block_Memory_Generator.htm 2.他们使用分布式ram或block ram进行设计的任何众所周知的标准 ----这取决于您的设计要求，一般分布式RAM提供良好的时序和更好的频率支持 块存储器Generatr为您提供各种模式，如Wrist first，Read First，可能在分布式IP中不可用 您可以查看每个核心的文档，了解其功能和限制 Block或distributed的选择还取决于目标实现的FPGA上的可用资源与占用资源 3.任何人都可以比较所需的参数，例如127x8内存的速度，功率和效率，以及内存大小是否增加到512x8。 ------时序分数取决于所选的FPGA速度等级，路由结果，占用的FPGA资源的百分比等， 由于时序是deisgn特定参数，您需要实现自己的RTL并检查报告的时间 对于电源，您可以使用Xilinx功率估算器和analayzer，请查看以下链接及其UG以获取详细信息 http://forums.xilinx.com/t5/Design-Tools-Others/power-consumption/td-p/510491 希望这可以帮助 问候， Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
|
Majida，
我确信有些设计的优点/缺点是使用其中一个，我试图遵循的一般经验法则是在具有6个输入的7系列LUT中，可能可以做2 ^^ 6 = 64甚至128条记忆。 我个人不喜欢超过64.如果总线宽度很小，128x条目是可以的。 任何高于此值的东西都会更好地装在BRAM中。 BR 弗拉德 弗拉迪斯拉夫·穆拉文 |
|
|
|
|
|
|
|
|
|
|
|
好吧，你是那个必须“证明”的人。
实现选择的重要性取决于degisn。 写一些RTL，合成它，分析功率等。您可以使用FPGA数据表和开关特性。 问候 弗拉迪斯拉夫·穆拉文 |
|
|
|
|
|
我也在考虑用分布式RAM实现8x128内存并不是一个好主意。
我不太确定...... 一个8x128单端口RAM将使用16个LUT - 即4个Slice（2个CLB）。 它们占用的面积非常小，能够放置在FPGA阵列中的任何位置（靠近其他逻辑）将具有极快的组合读取延迟（如150ps）。 相反，在Block RAM中实现它只会使用1024位的RAM。 最小的Block RAM为18kB，因此您浪费了大部分Block RAM。 FPGA中的Block RAM（与LUT相比）相对较少，因此您将在Block RAM中产生一些路由损失。 Block RAM访问速度要慢得多; 它有一个延迟时钟和一个额外的2-3ns组合延迟（忘记路由延迟）。 它还消耗相当大的功率 - 执行读或写将循环整个RAM中的位线。 分布式RAM和Block RAM之间的折衷点到底在哪里？ 我不知道 - 但对于这样大小的RAM，我很想使用分布式RAM。 它还取决于您的设计。 如果您需要数百个，那么显然您需要在分布式RAM中执行它们 - 您的设计中将会耗尽Block RAM。 如果你只有少数几个，那么要么可以。 如果你的LUT耗尽（你设计的其余部分的LUT使用率相当高），那么你可以考虑使用Block RAM来保存LUT。 没有简单的答案...... Avrum |
|
|
|
|
|
Avrum是绝对正确的。
如果您查看HDL库用户指南或CLB用户指南，您将看到LUT可用作128入口SDPRAM / TDPRAM /等，因此只要您谈论合理的不那么快的时钟速率设计 ，你应该真正使用LUTRAM进行任何128个条目及以下（我知道我在之前的回复64个条目中说过，128也可以）。 但是，让我们举一个具体的例子，在“没有简单的答案”的背景下...... 一旦你开始谈论类似1024位总线的东西，必须在266-300 MHz的1个时钟周期内通过16或32个这样的LUT，你的设计与基于LUT的存储器成为一个禁忌。 因此，在这种情况下，你真的不应该使用基于LUT的RAM，而是使用BlockRAM，通常功耗以及未充分利用的BRAM变得不那么令人担心。 弗拉迪斯拉夫·穆拉文 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1176浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2069
评论
淘帖
2320
