完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
Zynq FSBL src main.c在哪里是从QSPI加载比特流到Artix的PL的函数。
我正在尝试添加从QSPI加载位的功能到XIP的PL(参见下面的链接)。 在下面的示例中,没有PL。 另一个问题: 与先前的关注相关,在为ZYNQ使用XIP时可以Iprogram PL吗? XIP链接: http://www.wiki.xilinx.com/Zynq-7000+AP+SoC+Boot+-+Booting+and+Running+Without+External+Memory+Tech+Tip |
|
相关推荐
1个回答
|
|
在image_mover.c中:
* PL分区加载到DDR临时地址*用于验证和校验和验证* / PartitionStartAddr = DDR_TEMP_START_ADDR; } else {PartitionStartAddr = PartitionLoadAddr; } 为了验证目的,似乎将位分区加载到DDR中。 XIP模式是一个DDRLESS系统,那么如何在不使用DDR的情况下解决从QSPI到FPGA加载位的问题。 |
|
|
|
只有小组成员才能发言,加入小组>>
2363 浏览 7 评论
2782 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2248 浏览 9 评论
3326 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2414 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
735浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
525浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
338浏览 1评论
743浏览 0评论
1941浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-10 18:00 , Processed in 0.893802 second(s), Total 45, Slave 40 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号