完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
1803
|
嗨艾勒特
在typicalpicoBlaze应用程序中使用的顶层文件： toplevel_ title.vhd 那条领带 kcpsm3 .vhd到title_file .vhd 是一个组件实例化？ 结构描述？ 我问吗？ 因为我正在研究vhdl而且我正在谈论这个话题 虽然我在划伤时很难确定。 谢谢 Benedito 
0
|
|
相关推荐
4个回答
|
|
|
electronicexperimenter写道：
我问吗？ 因为我正在研究vhdl而且我正在谈论这个话题 当然，如果你正在学习VHDL，你有一本教科书，其中有一章关于组件和实体的实例化。 ----------------------------是的，我这样做是为了谋生。 |
|
|
|
|
|
|
|
|
|
|
|
嗨Benedito，
一般来说，顶层设计是一种结构描述。 （但也可以有其他设计元素） 许多子设计连接在一起以创建更大的设计。 这些子设计（组件）在顶层设计中实例化。 然后，使用顶层设计中的信号通过其端口映射连接组件实例。 （请记住：您可以拥有同一组件的许多实例。） 有一个很好的综合 Eilert |
|
|
|
|
|
嗨艾勒特
很高兴见到你 直到今天，我还使用了网络中的教程中的top_level文件。 现在我决定做自己的top_level例程。 我认为我的自我thattop_level和结构描述相关联 但我不确定 正如你所说：“一般来说，顶层设计是一种结构描述。” 这些话是我一直在寻找的。 如果我研究结构描述， 我学习如何使自己的top_level例程。 可能这已经足够了。 我可以继续做一些修改 在准备好的top_level例程中，并使综合结果，我 可以掌握这个主题。（一个非常难的主题） 谢谢 最好的祝福 Benedtio |
|
|
|
|
只有小组成员才能发言，加入小组>>
2363 浏览 7 评论
2782 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2247 浏览 9 评论
3326 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2414 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
730浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
524浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
336浏览 1评论
742浏览 0评论
1940浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1919
