完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,你面临的问题是什么?你在使用RAM模板吗?P.S:我还没有看到virtex -6中“read before write”的任何问题。谢谢,Vinay
-------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题? ? 如果没有,你应该在发布之前。 此外,MARK这是一个答案,以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。 |
|
|
|
只有小组成员才能发言,加入小组>>
2436 浏览 7 评论
2833 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2303 浏览 9 评论
3383 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2474 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1471浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
601浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
467浏览 1评论
2018浏览 0评论
741浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-1-1 20:58 , Processed in 1.254913 second(s), Total 78, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号