完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨FPGA伙计们，
我试图将DDR2 sodimm与FPGA接口，我使用mig工具创建了ucf，但在完成PAR时，pad文件中的信号与ucf文件不同。 我不能建议会出现什么问题，任何人都可以帮我解决这个问题。 我已附上下面的ucf和pad文件以获得更多说明 谢谢，Yjn mig_user_top_pad.csv 49 KB mig_36_1.ucf 22 KB 
0
|
|
相关推荐
3个回答
|
|
|
嗨，
看起来您的设计只有MIG，您是在运行独立的示例设计还是在自己的顶级文件中实例化它？ 生成MIG后，您将在example_design / par文件夹中看到create_ise.bat文件，请在ISE命令提示符下运行它，您将在同一文件夹中看到test.xise，在ISE项目导航器中打开它并运行实现。 如果您确实使用了其他流程，则必须确保在顶级ucf中复制MIG genarted ucf内容或使用add sources选项手动复制addexample_top.ucf。 此外，如果您手动更改了任何引脚，请确保在MIG中再次验证它们并重新启动核心。 希望有帮助 问候， Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 在原帖中查看解决方案 |
|
|
|
|
|
嗨Yjn，
你能在这里附上.bld报告吗？ 在运行Implementation时是否将此MIG UCF添加到项目中？ 谢谢， 迪皮卡。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） |
|
|
|
|
|
嗨，
看起来您的设计只有MIG，您是在运行独立的示例设计还是在自己的顶级文件中实例化它？ 生成MIG后，您将在example_design / par文件夹中看到create_ise.bat文件，请在ISE命令提示符下运行它，您将在同一文件夹中看到test.xise，在ISE项目导航器中打开它并运行实现。 如果您确实使用了其他流程，则必须确保在顶级ucf中复制MIG genarted ucf内容或使用add sources选项手动复制addexample_top.ucf。 此外，如果您手动更改了任何引脚，请确保在MIG中再次验证它们并重新启动核心。 希望有帮助 问候， Vanitha -------------------------------------------------- -------------------------------------------请在发布前进行谷歌搜索， 您可能会找到相关信息。请留下帖子 - “接受为解决方案”，如果提供的信息有用且回复，请给予赞誉 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2370 浏览 7 评论
2786 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2255 浏览 9 评论
3330 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2420 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
743浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
531浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
344浏览 1评论
748浏览 0评论
1948浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1281
评论
淘帖
1860
