完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好,
我有一个带有CPU,FPGA和FPGA PROM设备的系统。在系统中,我没有使用非易失性存储器,所以我不能使用CPU通过FPGA使用PROM“间接编程”。 所以我想将FPGA PROM直接连接到CPU(加入FPGA)并使用CPU通过CPU SPI总线以类似DMA的模式对FPGA Prom进行编程(将小数据包发送到CPU和它 将它们转换为PROM SPI)。 上电时:在FPGA完成从PROM读取数据后,CPU(为了更新PROM软件)将主控总线(假设FPGA没有)并将对PROM进行编程: 1)这个序列看起来是否合理? 2)我可以将.msc格式文件用于该用途吗?还是其他任何文件? 3)我可以使用加密数据对PROM进行编程吗? 4)任何其他系统PROM编程建议? 谢谢 伊兰 |
|
相关推荐
4个回答
|
|
1)考虑到未配置或良好运行的FPGA的情况,您提出的建议是可以的。
如果你以某种方式最终得到FPGA始终驱动SPI接口(甚至是它的一个信号),你将需要一个备份计划。 一个简单的备份计划是将MCU中的GPIO添加到FPGA的PROGRAM_B引脚,以允许MCU在直接编程SPI闪存时保持FPGA复位。 另一件需要考虑的事情是,一旦您配置并运行了良好的FPGA,您就可以使用FPGA和MCU之间的现有接口(甚至是FPGA和某些外部计算机之间)来使用FPGA上传闪存内容 -之间。 显然,这增加了FPGA设计的大小,但如果有空间,为什么不使用它。 2)我假设你的意思是.mcs格式。 这是一种可能性,但除非在SPI闪存的地址空间中存在大的间隙(例如2M的FPGA比特流,然后是2M间隙,然后是50K的.elf文件),否则使用二进制格式(如.bin)可以节省更多内存。 3)当然。 您编入PROM的数据就是您从Bitgen获得的数据,无论是否加密。 无论如何,这都是MCU看到的乱码。 显然,为了使用加密数据,FPGA需要支持加密配置并具有正确的密钥。 4)这又取决于在系统中配置一个工作FPGA,所以你仍然需要一些方法来引导它。 我经常有一个串行接口,它不在产品之外,允许外部系统编程功能以及上传全新的bitteams。 一旦你将FPGA编程为使用闪存来保留用户设置的功能/选项,添加代码来上传一个全新的比特流是非常简单的。 只是一个预防措施:如果用户将在现场执行此操作,您应该有一个备份方式来编程新的比特流,以防上传过程被电源丢失等中断。一些较新的FPGA有能力存储 除了工作之外的“黄金”比特流。 这是一个备份选项。 - Gabor 在原帖中查看解决方案 |
|
|
|
1)考虑到未配置或良好运行的FPGA的情况,您提出的建议是可以的。
如果你以某种方式最终得到FPGA始终驱动SPI接口(甚至是它的一个信号),你将需要一个备份计划。 一个简单的备份计划是将MCU中的GPIO添加到FPGA的PROGRAM_B引脚,以允许MCU在直接编程SPI闪存时保持FPGA复位。 另一件需要考虑的事情是,一旦您配置并运行了良好的FPGA,您就可以使用FPGA和MCU之间的现有接口(甚至是FPGA和某些外部计算机之间)来使用FPGA上传闪存内容 -之间。 显然,这增加了FPGA设计的大小,但如果有空间,为什么不使用它。 2)我假设你的意思是.mcs格式。 这是一种可能性,但除非在SPI闪存的地址空间中存在大的间隙(例如2M的FPGA比特流,然后是2M间隙,然后是50K的.elf文件),否则使用二进制格式(如.bin)可以节省更多内存。 3)当然。 您编入PROM的数据就是您从Bitgen获得的数据,无论是否加密。 无论如何,这都是MCU看到的乱码。 显然,为了使用加密数据,FPGA需要支持加密配置并具有正确的密钥。 4)这又取决于在系统中配置一个工作FPGA,所以你仍然需要一些方法来引导它。 我经常有一个串行接口,它不在产品之外,允许外部系统编程功能以及上传全新的bitteams。 一旦你将FPGA编程为使用闪存来保留用户设置的功能/选项,添加代码来上传一个全新的比特流是非常简单的。 只是一个预防措施:如果用户将在现场执行此操作,您应该有一个备份方式来编程新的比特流,以防上传过程被电源丢失等中断。一些较新的FPGA有能力存储 除了工作之外的“黄金”比特流。 这是一个备份选项。 - Gabor |
|
|
|
嗨,
请检查此XAPP是否应该帮助您获得一些线索-http://www.xilinx.com/support/documentation/application_notes/xapp058.pdf 谢谢,AnirudhPS:请将此标记作为答案,以防它有助于解决您的问题。如果帖子引导您找到解决方案,请给予赞誉。 |
|
|
|
|
|
只有小组成员才能发言,加入小组>>
2363 浏览 7 评论
2782 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2248 浏览 9 评论
3326 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2414 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
736浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
526浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
339浏览 1评论
745浏览 0评论
1943浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-10 23:06 , Processed in 1.432453 second(s), Total 84, Slave 68 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号