完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
|
|
|
|
|
|
我已经生成了6个核心。
其中，每个移位时钟分别为10,20,30到360度。 现在从第一个核心开始，我使用数据时钟作为参考clck，并且作为其余核心的输入，使用与输入时钟n相同的第一个输出。 当我映射我的设计时，它给了我无法放置的错误。 |
|
|
|
|
|
错误：地点：1151 - 无法安排的位置！
已发现MMCM / MMCM时钟组件对未放置在可路由的MMCM驱动器/负载站点对上。 驱动程序MMCM组件位于站点。 负载MMCM组件放置在现场。 如果它们都放置在相同的水平时钟区域对中，则它们可以使用它们之间的快速路径。 您可能想要分析存在此问题的原因并进行更正。 PAR中的此放置是不可用的，因此，应在您的设计中修复此错误情况。 您可以使用.ucf文件中的CLOCK_DEDICATED_ROUTE约束将此消息降级为WARNING以生成NCD文件。 然后可以在FPGA编辑器中使用此NCD文件来调试问题。 下面列出了此时钟放置规则中使用的所有COMP.PINS的列表。 可以直接在.ucf文件中使用这些示例将此ERROR降级为警告。 |
|
|
|
|
|
嗨，
这是一个严重的问题。 您应该花一些时间仔细阅读有关FPGA时钟资源的数据表和XAPP。 以前，FPGA具有覆盖整个芯片的真实全球时钟网络。 现在芯片已经发展到将时钟网分成几部分是有意义的。 这意味着，在所有PLL / DCM中，只有一小部分（适用于同一区域）可以在没有特殊规定的情况下组合，如果有的话。 正如您从错误消息中看到的那样，有一种方法可以将其减少为警告，以获取网表/位文件。 但是，这并不能保证生成的时钟能够按预期工作。 但对于某些应用程序，这可能是一个充分的解决方 也许一些聪明的约束和手动放置可能会解决问题，但这需要很好地理解FPGA时钟结构的细节。 如果这是用于某些商业产品开发，您还应该考虑通过您的经销商或打开一些网络案例联系Xilinx FAE。 有一个很好的综合 Eilert |
|
|
|
|
只有小组成员才能发言，加入小组>>
2511 浏览 7 评论
2880 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2337 浏览 9 评论
3430 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2517 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
2623浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
670浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
535浏览 1评论
821浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1419
评论
淘帖
3035
