[资料]

【工程源码】【Modelsim常见问题】TestBench中端口reg和wire定义解惑

2020-2-22 14:37:29 1914 FPGA开发

0 本文和设计代码由FPGA爱好者小梅哥编写，未经作者许可，本文仅允许网络论坛复制转载，且转载时请标明原作者。 TestBench中端口reg和wire定义解惑很多学员在学习TestBench的编写的时候，容易死记概念，最典型的就是，被测试模块的输入端口在测试文件中要定义成reg，输出端口要定义为wire。例如，最典型的这种写法，大家都能看得懂。 reg clk; initial clk = 0; always #10 clk = ~clk; led_run led_run ( .clk50(clk), .led(led) ); 那我现在换一种写法，我定义一个中间信号，名叫clkin，然后按照下述方法写： reg clk; initial clk = 0; always #10 clk = ~clk; wire clkin; assign clkin = clk; led_run led_run ( .clk50(clkin), .led(led) ); 这个时候，被测试模块的输入端口就链接到了clkin这个被定义为wire型的信号上，是不是就与我们所说的基本规律相违背了呢？这个实际就是看你有没有真正理解激励信号的意义，使用reg定义激励信号，然后我们可以通过对reg信号在不同的时候赋予不同的值来产生激励。如果使用reg信号定义的信号名称和你的被测试模块的端口在测试文件中的命名一样，就可以默认连接上，第一种写法就是这种形式。在第二种写法中，增加了一个中间信号，这个信号是个wire型的，一端连接到了reg型的clk这个信号上，另一端连接到了被测试模块的clk50输入端口。实质上等同于直接将reg型的clk信号直接连接到被测试模块的clk50上，所以并没有冲突。为什么我在最开始讲测试文件的编写时候要重点使用示波器和信号发生器来类比，就是希望大家真正理解这些信号的实质。 3
举报淘帖0 只看该作者相关推荐 • 【技巧分享】在设计文件中，如何确定信号是reg型还是wire型？ 1458 • 【工程源码】【Modelsim常见问题】Port ‘xxxx’ not found in the connected module 2906 • 【工程源码】【Modelsim常见问题】vsim-3033 Instantiation of ‘xxxx’ failed 2348 • 【Modelsim常见问题】Error: (vsim-3170) Could not find 5639 • 【Modelsim常见问题】Error loading design 7468 • FPGA小技巧，在设计文件中，如何确定信号是reg型还是wire型？ 3325 • FPGA基础篇（三）：modelsim仿真的几个常见问题 5591 • wire 与 reg 区别 2503 • ModelSim TestBench VHDL参考模板 2597 • inout testbench写法总结 10473