[资料]

【雨的FPGA笔记】基础知识-------逻辑电路（2）

2019-12-10 20:32:03 3089 FPGA

0 FPGA的逻辑电路基础知识四、逻辑值逻辑0：表示低电平，对应GND。逻辑1：表示高电平，对应VCC。逻辑X：表示未知，可能高电平，可能低电平。逻辑Z: 表示高阻态，外部没有激励信号，悬空状态。五、逻辑电路根据是否包含记忆元件课分为组合逻辑电路和时序逻辑电路。组合逻辑电路：不包含记忆元件，某时间点的输出仅仅取决于当时的输入。有多个输入输出，内部用于基本逻辑函数的逻辑门，以及门电路间的连线组成。逻辑与运算对应逻辑门为与门；逻辑或运算对应逻辑门为或门；逻辑非运算对应逻辑门为非门；除此之外还有较为常见的与非门（NAND）、或非门（NOR）、异或门（EXOR）等。当然目前主流的LSI威廉希尔官方网站 CMOS还有OR-AND-NOT、AND-OR-NOT复合门。另外逻辑异或用"⊕"表示。时序逻辑电路：包含记忆元件，且当前的输出不仅仅取决于当前的输入，还和过去的电路状态有关。可分为同步时序逻辑电路和异步时序逻辑电路 (FPGA一般使用的同步时序逻辑电路)。本人对异步和同步的理解也就是有无时钟信号的控制，像异步没有时钟线的我们学过的串口、单总线协议等；同步的有时钟线的有SPI协议，IIC协议等可以这么理解同步和异步的区别。时序逻辑电路可描述为有限状态机模型，有米勒（Mealy）型时序逻辑电路，输出由内部状态和输入共同决定；还有摩尔模型，输出仅由内部状态决定。优点：米勒模型状态数少，电路规模小；摩尔模型直接使用记忆状态输出，电路速度快，不易产生冒险。缺点：摩尔模型状态数多，电路规模大；米勒模型输入立刻反应到输出，逻辑元件不等长的布线使信号延迟容易产生信号竞争，输出非预期的错误。 3 WI2A3V6L7}7{KTMZXRG~BW4.png (4.53 MB, 下载次数: 8) E0IYEHP7QD%SP)EFSGQ_RZG.png (5.93 MB, 下载次数: 9)
举报淘帖0 只看该作者相关推荐 • 为什么FPGA可以用来实现组合逻辑电路和时序逻辑电路呢？ 2591 • 在FPGA开发板中点亮LED灯实现时序逻辑电路的设计 3399 • 介绍在FPGA开发板上组合逻辑电路的设计实现 2937 • FPGA与数字逻辑电路的区别 1306 • 逻辑电路的基础知识介绍 2343 • 【雨的FPGA笔记】基础知识-------构成 3551 • 【雨的FPGA笔记】基础知识-------同步电路设计 3571 • 【雨的FPGA笔记】基础知识-------逻辑电路（1） 3697 • fpga时序逻辑电路的分析和设计 8402 • 集成逻辑电路、组合逻辑电路 5605 2条评论发表评论只看该作者