完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好
我正在尝试使用内存接口生成器(MIG)来控制开发板sp601的DDR3外部RAM 问题是我无法从ip core向导生成器生成我的项目中使用的原理图。 我曾尝试使用官方PDF作为参考,几个网站,但我仍然无法正常使用它。 那么,一旦生成了ip核心,接下来我应该做什么来创建我可以在我的项目中使用的原理图或块? 我真的很感激如果你能够逐步解释并明确如何生成它。 亲切的问候 |
|
相关推荐
5个回答
|
|
您没有指定要集成MIG核心的工具(“原理图”会在哪里?),但通常的流程是在项目的HDL文件中实例化核心。
应该有模拟& 核心生成文件夹中的综合目录,向您展示如何将IP集成到您的设计中。 - 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
感谢您的快速响应!基本上我想用xilinx提供的MIG工具来控制外部RAM,所以它应该继续我的通用原理图和符号吧?“核心代中应该有仿真和综合目录
文件夹,向您展示如何将IP集成到您的设计中。“您介意一步一步地解释它吗? 我已经尝试了一切,我仍然无法添加它再次感谢很多! |
|
|
|
|
|
|
|
在ISE项目导航器 - >设计视图 - >您的fpga模型 - >新源 - > schematicThere您放置所有VHDL块,符号等。
|
|
|
|
尝试一下:http://www.xilinx.com/support/documentation/sw_manuals/xilinx13_2/pp_p_process_create_schematic_symbol.htm
- 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
只有小组成员才能发言,加入小组>>
2238 浏览 7 评论
2652 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2140 浏览 9 评论
3208 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2273 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
512浏览 1评论
1593浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2241浏览 0评论
558浏览 0评论
1735浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-7-22 01:53 , Processed in 1.250694 second(s), Total 83, Slave 67 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号