完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
亲爱的各位，CY8CKIT-050 PSoC®5LP开发套件是基于CY8C5868 ---（67兆赫）。是否有其他基于CY8C588---（80MHz）的开发工具包？（CY8CKIT-059除外）。
0
|
|
相关推荐
12个回答
|
|
|
|
|
|
|
|
60user67 发表于 2019-11-1 16:25 谢谢。事实上，他们缺少LCD和POT等许多有用的资源。 |
|
|
|
|
|
陷阱是选择线，当发送一个字节时，它会自动取低。当缓冲器为空时，再次取高。当字节序列不够快，导致SS线故障时，这可能导致接口错误。
一个出路是控制自己的SS线：在一个完整的交易开始之前，设置线低，当完成返回到高。为此使用PixRead（）API。 鲍勃 |
|
|
|
|
ncmza 发表于 2019-11-1 17:06 HeloBOB 非常感谢！！！！完美，现在工作得很好！ |
|
|
|
|
|
|
|
|
|
|
|
D，但是当我连接AD5206数字电源时，它就不起作用了。我认为问题是定时SS上的缺点，因为当我使用掌上电脑时，延迟的边缘和时钟（CLK）是不携带的：
SSY1X写（0）；（SPIX Read TxStUsUs（）和Spista StsScript完成）；SSY1X编写（1）； 你有什么想法吗？ PIC121272.PNG 25.4 K |
|
|
|
|
|
|
|
|
|
|
|
我的问题呢？哈哈
|
|
|
|
|
|
|
|
|
|
|
|
我发现在数据表中这个词是11位。（显示时序图）。明天我会在学校里用逻辑分析仪测量真正的比特。 |
|
|
|
|
|
|
|
|
|
|
ncwuerw2 发表于 2019-11-1 17:47 根据您的数据表，在SS的下降侧与传输开始之间不需要所需的最大时间。唯一的要求是当空闲时CLK是低的（并且这需要正确配置）。 （实际上SPI在发送端上没有最大的时序要求，因为它只依赖于SS和CLK侧翼。它只需要一些最小的设置时间）。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
750个成员聚集在这个小组
加入小组2055 浏览 1 评论
1811 浏览 1 评论
3622 浏览 1 评论
请问可以直接使用来自FX2LP固件的端点向主机FIFO写入数据吗？
1747 浏览 6 评论
1499 浏览 1 评论
CY8C4025LQI在程序中调用函数，通过示波器观察SCL引脚波形，无法将pin0.4(SCL)下拉是什么原因导致？
484浏览 2评论
CYUSB3065焊接到USB3.0 TYPE-B口的焊接触点就无法使用是什么原因导致的？
339浏览 2评论
CX3连接Camera修改分辨率之后，播放器无法播出camera的画面怎么解决？
401浏览 2评论
343浏览 2评论
使用stm32+cyw43438 wifi驱动whd，WHD驱动固件加载失败的原因？
836浏览 2评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1710
评论
淘帖
2846
