请问FPGA最新发展趋势是什么？

1229 FPGA 掩膜封装

问答对人有帮助，内容完整，我也想知道答案 0 面对掩膜制造成本呈倍数攀升，过去许多中、小用量的芯片无法用先进的工艺来生产，对此不是持续使用旧工艺来生产，就是必须改用FPGA芯片来生产…… 0
2019-10-28 07:06:37　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × jerry1978 该类别下有 6 个回答。邀请回答唯安an 该类别下有 5 个回答。邀请回答 ChristineGu 该类别下有 4 个回答。邀请回答 diaoshayu 该类别下有 4 个回答。邀请回答 bei232 该类别下有 4 个回答。邀请回答 nyvvhxcs 该类别下有 4 个回答。邀请回答周小舟1 该类别下有 4 个回答。邀请回答 liese 该类别下有 4 个回答。邀请回答 vnwueurw 该类别下有 4 个回答。邀请回答 h1654155957.9852 该类别下有 4 个回答。邀请回答 LY90186 该类别下有 4 个回答。邀请回答 hjh22678 该类别下有 4 个回答。邀请回答 vtwterwer 该类别下有 4 个回答。邀请回答 60user40 该类别下有 3 个回答。邀请回答 qiangqzuo 该类别下有 3 个回答。邀请回答上海汽车055 该类别下有 3 个回答。邀请回答 lukyhong 该类别下有 3 个回答。邀请回答 qqweqwc 该类别下有 3 个回答。邀请回答 cmh11 该类别下有 3 个回答。邀请回答 60user7 该类别下有 3 个回答。邀请回答举报臧超楠相关推荐 • PXI威廉希尔官方网站最新发展与应用是什么 1576 • 电子元器件+AI创新发展论坛 2795 • 嵌入式系统的最新发展 3830 • PXI规范概述及最新发展 2427 • 电调天线有哪些新发展和创新？ 1999 • 人脸识别威廉希尔官方网站最新发展与研究 3296 • 电源管理创新发展的热门趋势 2379 • 电源模块的未来发展趋势如何 2545 • 伺服系统的发展趋势是怎样的？ 2817 • 汽车电子威廉希尔官方网站的发展趋势是什么？ 6532 2个回答

答案对人有帮助，有参考价值 0 就在半导体大厂持续高呼摩尔定律(Moore’s Law)依然有效、适用时，其实背后有着不为人知的事实！理论上每18至24个月能在相同的单位面积内多挤入一倍的晶体管数，这意味着电路成本每18至24个月就可以减半，但这只是指裸晶(Die)的成本，并不表示整个芯片的成本都减半，然而也要最终成品的良率必须维持才能算数。不能随摩尔定律而缩减的成本，包括晶圆制造更前端的掩膜(Mask)成本，以及晶圆制造更后端的封装(也称为：构装、包装)成本。用低廉劳力来降低封装成本先说明封装成本，每生产一颗芯片都需要一个芯片封装，理论上摩尔定律让芯片面积缩小，连带的封装上的面积用料也可以减少，所以封装成本也可以减少，但实际上不然，事实是：芯片一方面缩小面积，另一方面也让电路更加复杂，所需要的接脚数目增加，同时电路更缩密后其用电量相同，发热量也相同，但却只能用更小的面积来散热。因此，封装无法随裸晶面积一同缩小，反而裸晶缩小后产生更多难题需面对！包括置入更多数目的接脚、更佳的散热性等，所以封装需要投入更多研发资源，另外封装用料成本也必然因此增加，从过去简单的树脂材质，到之后的陶瓷材质，以及更之后的BGA封装、覆晶封装、IC载板等，封装的威廉希尔官方网站与成本都在逐步提高。不过，欧美半导体大厂既然在晶圆制造上因摩尔定律而获得了成本精省，也必须正视封装成本居高不下的新问题，为了保有产品价格优势，欧美业者积极将封测厂移至海外，特别是移至劳力成本低廉的地方，过去是移至南韩、*、泰国、马来西亚，但近年来则再度迁移，迁至中国内地、越南、东欧，透过低廉劳力让芯片封装成本降低。掩膜成本成指数性上升封装成本可以倚赖低价劳动力来降低，那么更前端的掩膜方面呢？很不幸的，掩膜无法如封装一样用低价劳力来压低成本，相反的，随着晶体管的更缩密化，工艺的更先进化，掩膜的开设成本却只会呈现指数性攀升，130nm(纳米，中国内地方面称为：纳米)工艺缩密成90nm后，晶圆上的电路成本可以缩减一半，但掩膜成本却是要增加数倍。所幸掩膜的开设次数并不多，掩膜建立一次后，可随着日后芯片的大量量产而分摊最初建置掩膜的成本，当产量高到一定的规模数量后，掩膜成本就能均摊到机近于零，所以即便掩膜因工艺提升而增加成本，也不用过于在意。但是，运用量产来均摊掩膜成本的作法已经愈来愈不可行，掩膜成本一次又一次地倍增，光是一组130nm的掩膜就已经破百万美元，但芯片的需求量、产量却无法呈现倍增需求，以致近年来开设新掩膜的件数愈来愈少，从上万件退到数千件。或许如上的描述尚不足以让人感受到严酷性，但从*集成电路制造公司(TSMC)蔡力行在公众场合曾说过的一段话就更能深刻体会：一家无晶圆厂业者(Fabless)新设计的芯片，在第一次试制品(Prototype)完成后，若其特性表现不佳后将必须修改设计，修改后进行第二次的试制，如果第二次试制的表现结果依然不理想，其实就不用进行第三次试制了，因为该业者的竞争对手已经避开其失败经验，一次就推出成功的芯片，即便业者愿意进行第三次尝试，前两次的试制成本已经过高，这些成本都必须转嫁到第三次的芯片上，未来就算能量产，其芯片价格也难与其它业者竞争，与其如此不如不做。很明显的，前两次试制都失败的话，掩膜成本就足以让无晶圆厂芯片业者吃不消，最后必然要退出该芯片产品市场，此后除了加码原有的其它产品芯片外，就只能重新尝试、摸索其它类型的芯片市场。由此可见，掩膜成本已成为极可怕的压力，完全无法用封测厂外移的低价劳力方式抒解。

2019-10-28 14:36:20 评论举报王立冕

答案对人有帮助，有参考价值 0 掩膜难以因应Time-To-Market 掩膜不仅成本节节攀升，更麻烦的是掩膜的开设时间无法缩短，每次都需要数十天的时间，然而芯片市场已从过去的信息、通讯市场转移至消费性电子市场，过去资通讯芯片的特点是少样多量，相同一致的芯片需求量极高，开设一次掩膜后可使用很久，并量产出极多芯片，相对的消费性电子的特性是少量多样(变化多)、变化快速，掩膜使用一段时间后就必须因应市场的改变而修改电路，使整组掩膜中有数张掩膜无法适用，必须重新开设。所以，即便掩膜成本没有节节攀升，其变更速度也一样不适合今日的芯片市场，因此许多无晶圆厂业者已逐渐舍弃使用ASIC(用掩膜方式投产的芯片)，而用FPGA来推出其设计的芯片。 FPGA从麻雀到凤凰 FPGA并非是近年来才有的，FPGA一词于1984年就已经出现，至今已经超过20年以上的时间，不过过去十多年时间内FPGA都未受到太多的重视，原因是FPGA的功耗用电、电路密度、频率效能、电路成本等都不如ASIC，在这十多年时间内，FPGA多半只用在一些特殊领域，例如芯片业者针对新产品测试市场反应，即便初期产品未达量产规模，也能先以FPGA制成产品测试。或者有些芯片设计公司承接了小型的设计项目，在量产规模不足下也一样使用FPGA，或如***、军方的特殊要求，不期望使用开放、标准性的芯片与电路，也会倾向使用FPGA。不过如前所述的，在愈来愈多芯片无法用开设掩膜模式投产后，这些芯片一样要上市，就只好以FPGA模式来生产。所幸FPGA也受益于摩尔定律，在工艺威廉希尔官方网站不断提升下，晶体管愈来愈缩密化，原本相较ASIC逊色的电路密度过低、频率效能过低、电路成本过高等问题，在新一代FPGA上，早已拉近与ASIC间的表现差距。

2019-10-28 14:36:28 评论举报蔡婷