完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
为什么?ISE可以将EDIF网表作为源,因此您可以从中构建FPGA。如果您需要在某处发送等效的NGC,它是Translate(?)过程的中间输出。
------------------------------------------“如果它不起作用 模拟,它不会在板上工作。“ |
|
|
|
谢谢 :)
但是ngc文件是翻译过程的输入类型之一而不是输出权限?! 基本上我想做一个fpga网表模拟。 我发现它可以使用ngc文件作为输入完成,但无法找到我是否可以使用edif文件。 那么请你就此建议我吗? |
|
|
|
只有小组成员才能发言,加入小组>>
2448 浏览 7 评论
2846 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2308 浏览 9 评论
3390 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2486 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1764浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
623浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
485浏览 1评论
2036浏览 0评论
760浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-1-12 21:23 , Processed in 1.154782 second(s), Total 49, Slave 43 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号