[问答]

如何在udb fifo中写入一系列布尔值？

问答对人有帮助，内容完整，我也想知道答案 0 我使用FIFO0的DATAPATH读取32个值（（8）由FIFO空标志驱动的4字节DMA请求），将它们放在A0中，并使用内置寄存器比较与另一个值比较。七位计数器管理32的小数循环计数，而A1保持一个主循环计数，用于跟踪次循环执行多少次。到目前为止，这包含在一个UDB中，这是我想要的，但是我有一个问题——一旦小循环完成，我需要保存这些值，这样一系列的结果就可以从这个组件的多个实例中并行输出。因为本地SR只能容纳8位（每个缓冲区的1个必要的结果），这意味着我必须将其中的4个链接以获得必要的存储……这实质上导致3个额外的数据路径组件无用-有一种方法可以将比较操作的布尔输出存储到FIFO1利用32位的优势，并将这个组件限制在一个UDB上？即使我可以将这个布尔数据存储在FIFO位中，FIFO可以输出到“串联”中的PIN，或者这是不可能的——我是否仍然需要利用寄存器？最后的状态是，我正在创建一个大规模并行PWM驱动“哑巴”RGB面板，但每一个颜色需要同时转移，因为它们被捆绑在同一个时钟，没有任何方法预先编写，然后锁存数据，就像许多PWM芯片，有双重缓冲库伦。T数据和锁存在新的数据，当它准备好。面板的输出必须被禁用，而新的数据被写入，因此需要同时推动所有32个值，否则你会看到新的数据转移和旧的数据移出。离开OE太低会杀死面板的亮度。如有任何建议，将不胜感激。 0
2019-10-18 08:54:59　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 36切53 该类别下有 65 个回答。邀请回答 hnui2002 该类别下有 50 个回答。邀请回答细水爱长流该类别下有 33 个回答。邀请回答不cdvdhgdh 该类别下有 31 个回答。邀请回答 iwuwjgj 该类别下有 26 个回答。邀请回答 cslb2000 该类别下有 25 个回答。邀请回答 ggfx 该类别下有 23 个回答。邀请回答珠海易胜该类别下有 23 个回答。邀请回答 h1654155958.0210 该类别下有 22 个回答。邀请回答 hrtuoyu 该类别下有 22 个回答。邀请回答 ncmza 该类别下有 21 个回答。邀请回答 shaoye88 该类别下有 21 个回答。邀请回答瑾年Invader 该类别下有 20 个回答。邀请回答望望Ll 该类别下有 20 个回答。邀请回答 april_yu 该类别下有 20 个回答。邀请回答 zkzk196599 该类别下有 19 个回答。邀请回答 nvwuwy 该类别下有 18 个回答。邀请回答 lucas_songlea 该类别下有 18 个回答。邀请回答 fan7572 该类别下有 17 个回答。邀请回答 zhan81411 该类别下有 17 个回答。邀请回答举报王耀昱相关推荐 • 布尔值的应用问题 2704 • 布尔值画圆 2312 • 请问如何向芯片的寄存器写入一系列值 5617 • Labview子VI输出布尔值 2828 • 如何在labview程序读取ini配置时判断键值是否为布尔还是字符串值，方便循环写入键？ 4399 • 求助：关于布尔上升沿下降沿VI（）布尔值转换（逐点） VI ）的用法啊 9167 • 状态机中如何实现布尔值为T时跳到1状态，为F时跳到2状态？ 1891 • 如何将CubeMX项目从一系列MCU迁移到新系列的MCU？ 396 • 请问labview中如何进行循环间变化的值的调用？应该怎么操作？ 3075 • 不能从while内输出一个布尔值控制循环外条件结构 5196 2个回答

答案对人有帮助，有参考价值 0 作为一个想法，我认为有可能使用Verilog将少量数据路径数据卸载到PLD寄存器（基本上，在Verilog中进行额外的计数器）。它将使用PLD资源（而不是数据路径），并且可能仍然适合UDB。有可能是有兴趣的PSoC VGA线程： HTTP://www. evBuff.COM/FUMUM/PROCTOS/NO-BITBRAWION-OR -HOME-WORK-A VGA-MODER OPEN-PSOC-5LP可编程控制器

2019-10-18 09:13:29 评论举报张琳

答案对人有帮助，有参考价值 0 我以前看过这个，它有一些好主意，但是我找不到我保存的链接，所以谢谢你的分享。

2019-10-18 09:21:03 评论举报王耀昱