完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我从官方网站下载了xapp1305参考设计,但我发现文件夹/ hardware / vivado / runs_pl_eth_10g是空的,没有源代码。我在哪里可以得到源代码?
|
|
相关推荐
4个回答
|
|
Hello@zzl.zheng,
在Xilinx提供的任何XAPP中,必须运行TCL或批处理文件来创建构建。 在这种情况下,我们建议您通过以下Wiki链接逐步进行以下操作: http://www.wiki.xilinx.com/PS+and+PL+based+Ethernet+in+Zynq+MPSoC 一旦从此pathxapp1305-ps-pl-based-ethernet-solution hardware vivado scripts运行TCL文件,您将在runs文件夹中看到源。 谢谢。 -------------------------------------------------- -----------------------不要忘记回答,kudo,并接受为解决方案.------------- -------------------------------------------------- ---------- |
|
|
|
我作为Wiki链接,但有错误。[Vivado 12-172]文件或目录'../../ runs_ps_emio_eth_1g / ps_emio_eth_1g.srcs / sources1 / bd / ps_emio_eth_1g / hdl / ps_emio_eth_1g_wrapper.v'不存在。
我在xapp1305.zip中找不到任何* .v verlog源文件,而不是* .srcs目录。 所以我可以让一个项目成为一个项目伙伴。你能帮我检查一下 |
|
|
|
Hello@zzl.zheng,
你能否确认你是否正在遵循维基开头的确切步骤? 请确保您拥有有效的IP和工具许可证。 XAPP1305已成功通过测试。 请在新目录中再试一次。 确保您没有在虚拟机中运行它。 还要确认您是否满足WIKI链接中提到的此XAPP的所有要求。 谢谢。 -------------------------------------------------- -----------------------不要忘记回答,kudo,并接受为解决方案.------------- -------------------------------------------------- ---------- |
|
|
|
谢谢,我尝试使用vivado 2017.1,现在还可以。我也有一个问题,Xilinx是否有10g以太网支持IEEE1588 PTP参考设计
|
|
|
|
只有小组成员才能发言,加入小组>>
2429 浏览 7 评论
2830 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2468 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1288浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
592浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
455浏览 1评论
2010浏览 0评论
736浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-27 02:23 , Processed in 1.179967 second(s), Total 50, Slave 45 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号