完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
Hisrv @赛灵思
检查forzedboard_ug.pdf（第24~26页）。 对于downloadszedboard_ug.pdf，请访问https://www.xilinx.com/products/boards-and-kits/1-elhabt.html 问候， 布尚 -------------------------------------------------- -------------------------------------------------- ---------------------------------------------请注意 - 请注明 答案为“接受为解决方案”，如果提供的信息是有帮助的。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- -------------------------------------------------- ----------------------- |
|
|
|
|
|
是，。
总共有5个Pmod主机端口。现在假设我有pmod AD2。 那么有多少个（pmod AD2是一个4通道A / D转换器）我可以连接我的zedboard？ 我问它，因为所有5个pmod主机端口看起来都不一样。 2是差分，1是MIO。 ?? |
|
|
|
|
|
Hisrv @赛灵思
检查2.9.3敏捷混合信令（AMS）连接器，J2 inzedboard_ug.pdf（第24~26页）。 您可以将AMS101评估卡连接到此连接器。 有关更多信息，请访问：http：//www.xilinx.com/support/documentation/boards_and_kits/ams101/ug886-ams101-eval-card.pdf Zedboard上的PMOD提供用于SPI，GPIO，CAN，I2C，UART，SD，QSPI，跟踪，看门狗接口，不用于模拟输入。 问候， 布尚 -------------------------------------------------- -------------------------------------------------- ---------------------------------------------请注意 - 请注明 答案为“接受为解决方案”，如果提供的信息是有帮助的。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- -------------------------------------------------- ----------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2446 浏览 7 评论
2845 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2308 浏览 9 评论
3390 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2485 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1742浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
621浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
483浏览 1评论
2036浏览 0评论
760浏览 0评论
/5 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1186
评论
淘帖
214
