完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好,
我有一个非常直接的要求: 第1步:将数据从计算机加载到RAM。 数据宽度最多为32位。 这个过程不需要非常快。 第二步:从存储器中顺序读取数据,并将数据(并行32位,而不是串行数据)提供给“被测器件(DUT)”。 数据速率必须至少为100 MSPS。 我希望能够控制数据速率(通过编程FPGA?) 我想知道使用VC707或其他低端FPGA评估板是否可以实现这一点。 我浏览了VC707的用户指南和原理图。 VC707评估板具有DDR3(模块密度:1GB,128 MegX64,模块带宽12.8GB / s,存储器时钟/数据速率1.25ns / 1600 MT / s)和FMC HPC1 / HPC2连接器。 你能告诉我一些如何做到这一点的指导方针吗? 我有一些模糊的想法,我可能需要一个内存控制器。 但目前还不是很清楚这是否正确。 这是VC707评估板的图表: 可以从https://secure.xilinx.com/webreg ... 81656&license=RefDesLicense&filename=vc707_Schematic_xtp135_rev1_0.pdf&languageID=1下载VC707的原理图。 VC707的用户指南可从http://www.xilinx.com/support/do ... 5_VC707_Eval_Bd.pdf下载。 非常感谢你! |
|
相关推荐
1个回答
|
|
当我阅读这些要求时,我认为你可以使用比VC707便宜得多的电路板。
看起来你只需要以400 MB / s的速度读取RAM,这对于大多数现代设备来说并不是那么快。 你应该能够根据你的内存大小要求选择主板(你需要1 GB吗?)和所需的连接(什么是你的“DUT” - 它会插入FMC吗?)。 上传1GB数据的“速度不是很快”可能比简单的UART快得多(除非你有很多时间)。 有一些带有以太网和PCIe接口的电路板,但是如果你刚刚开始使用FPGA设计,可能会比你想要的更多。 以AC701为例。 至于设计的内部(读出部分),你至少需要一个MIG(存储器接口发生器)接口到板上的RAM,以及一些FIFO来平滑数据速率以便呈现给DUT 。 - Gabor |
|
|
|
只有小组成员才能发言,加入小组>>
2461 浏览 7 评论
2853 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2314 浏览 9 评论
3399 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2496 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
2014浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
639浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
495浏览 1评论
2043浏览 0评论
769浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-1-26 14:16 , Processed in 1.309592 second(s), Total 68, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号