完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，大家好，
我有kc705板，我正在尝试使用10千兆以太网子系统IP核实现10千兆以太网设计。 我的问题是我需要用312.5MHZ时钟为GTX收发器供电（因为我使用的是XGMII接口的32位总线）并且板上没有此频率的输入。 我主要看两个选择： - 通过FPGA内的MMCM生成这个时钟（我读过它不是个好主意） - 使用电路板上的SI5324抖动衰减器产生312.5MHZ频率 在kc705的原理图中，我看到SI5324时钟输出进入FPGA inGTX116库，而SFP信号在117.这是一个问题吗？ 我应该使用FPGA中产生的时钟作为SI5324的输入来应用抖动衰减，还是让SI5324从其参考时钟产生312.5Mhz时钟更好？ 预先感谢您对我们的支持 
0
|
|
相关推荐
5个回答
|
|
|
从Quad 116到Quad117的路线是专用路线。
时间违规可能不是因为它。 查看有关违规的更多详细信息。 -------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- 在原帖中查看解决方案 |
|
|
|
|
|
您可以使用Si5324连接到Quad 116的时钟将其转发到Quad 117.将REFCLK位置限制设置为Quad 116上的引脚来执行此操作。
-------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- |
|
|
|
|
|
|
|
|
|
|
|
从Quad 116到Quad117的路线是专用路线。
时间违规可能不是因为它。 查看有关违规的更多详细信息。 -------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2423 浏览 7 评论
2824 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2465 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1180浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
452浏览 1评论
2005浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1589
评论
淘帖
2319
