完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
在这里查看资源http://www.xilinx.com/products/boards-and-kits/ek-v7-vc707-g.html#toolsip
点击这里查看更多其他资源 请检查以下链接。 http://www.xilinx.com/products/boards-and-kits/fmc-cards.html#serialconnectivity 也请查看此链接 http://integretek.com/hyperlink/FMC-950page.html我正在寻找更多信息，如果有的话 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 在原帖中查看解决方案 |
|
|
|
|
|
@ rdb9879您可以下载VC707的Allegro .brd文件，您应该可以获得所需的跟踪长度。
-------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问，但快速搜索，以确保它还没有得到解答。 保持对话，获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
|
|
在这里查看资源http://www.xilinx.com/products/boards-and-kits/ek-v7-vc707-g.html#toolsip
点击这里查看更多其他资源 请检查以下链接。 http://www.xilinx.com/products/boards-and-kits/fmc-cards.html#serialconnectivity 也请查看此链接 http://integretek.com/hyperlink/FMC-950page.html我正在寻找更多信息，如果有的话 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”，以防它有助于解决您的查询。如果一个帖子引导到解决方案，请给予赞誉。 |
|
|
|
|
|
谢谢！
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2461 浏览 7 评论
2853 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2314 浏览 9 评论
3399 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2496 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
2014浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
639浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
495浏览 1评论
2043浏览 0评论
769浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1116
评论
淘帖
1812
