完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
针对这种情况，本文提出了一种以USB芯片，FLASH芯片和CPLD组成的FPGA自动加载系统。该系统通过USB芯片将PC中的配置文件传送给CPLD，CPLD再将其写入FLASH芯片，FLASH芯片可以长久地存储配置文件。这样FPGA每次上电后CPLD将FLASH中的配置文件读出来配置FPGA。从而使FPGA在每次上电后都可以自动获取配置文件，使其可以作为一个独立“芯片”工作，具有很强的实用性。在PS模式配置方式上也有改进，在传统PS模式下配置多个FPGA时通常使用前一级的FPGA的nCEO连接后一级FPGA的nCE来使能后一级FPGA，这样在第一个FPGA配置好后，nCEO会使能下一级的FPGA开始配置。这样只能先配置第一个FPGA，而且不能自由控制来配置下一级的FPGA。采用CPLD同时连接两个nCE，在前一级FPGA配置好后，获取完成信号来配置第二个FPGA，这样不受FPGA前后级联的顺序影响，可以自由选择配置FPGA。
1 系统框架及芯片简介 系统由CPLD，USB芯片和FLASH芯片组成，外加PC部分配合系统工作。系统框架见图1。系统中USB芯片连接PC与CPLD，PC通过USB向CPLD发送命令来操作FLASH。首先发送擦除FLASH命令，擦除完毕或将配置文件写入FLASH芯片。在FLASH芯片中可以存入多个FPGA的配置文件，在上电后或者需要加载时，CPLD读取FLASH中的配置文件并且对FPGA进行配置。 |
|
|
|
|
|
2 烧写FLASH时序
USB、CPLD和FLASH的连接关系如图2所示。USB将PC的命令和配置文件发送给CPLD，CPLD通过时序逻辑控制FLASH。 擦除和烧写FLASH操作如下所述： FLASH芯片选用恒忆公司的M29EW系列512MNOR型FLASH。采用异步时钟操作，时序图中的fls_byte管脚对应的位宽选择信号，在本系统中将其拉低表示使用8 b位宽fls_adr表示地址，fls_dat表示数据，fls_cen为芯片使能信号，fls_oen为芯片读使能信号，fls_wen为芯片写使能信号。 如图3和图4所示，在执行擦除或写操作时序时，将fls_cen拉低、fls_oen拉高时可以执行写或擦除命令，fls_wen上升沿采样地址，下降沿采样数据。fls_ry_by是芯片的繁忙或空闲信号，是FLASH芯片惟一的输出信号，用于表示正在执行擦除或者写操作。 在使用FALSH芯片之前需要对其进行擦除，PC通过USB向CPLD发出擦除命令后如图3所示。写入连续5个对应的地址和数据后，FLASH芯片将整个芯片的数据擦除，如图3所示在执行后，fls_ry_by信号拉低表示进入了擦除状态。 (2)烧写FLASH 如图4所示，在执行写FLASH操作时，首先需要给出写FLASH三次对应的数据和地址作为前置命令，然后给出需要写入FLASH的地址和数据。在接到命令后，CPLD根据图中时序将FPGA的配置文件写入FLASH。 |
|
|
|
|
|
3 PS模式自动加载FPGA
FPGA的配置管脚如图5所示。 在PS模式下配置FPGA的FLASH，CPLD和FPGA的连接关系如图5所示。 如图7所示为FPGA自动加载的平台，通过CPLD的逻辑控制和USB芯片的总线可以将PC端配置文件写入FLASH芯片中。在需要使用自动加载功能时，在上电后CPLD会立即读出存取在FLAHS中的FPGA配置文件，以PS模式配置相应的FPGA。 4 结论 经测试系统可以在上电后对FPGA进行自动加载。本文提供了系统的结构框架和实施方案整体流程以及时序要求，具有很强的应用和参考价值。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2994 浏览 3 评论
27798 浏览 2 评论
3561 浏览 2 评论
4041 浏览 4 评论
基于采用FPGA控制MV-D1024E系列相机的图像采集系统设计
2416 浏览 3 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1414
评论
淘帖
829
