完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
喜
请参阅http://www.xilinx.com/support/documentation/boards_and_kits/zc706/2014_1/xtp246-zc706-pcie-c-2014-1.pdf --hs -------------------------------------------------- --------------------------------------------请注意 - 请注明 如果提供的信息有用,请回答“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- --------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2306 浏览 7 评论
2716 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2197 浏览 9 评论
3278 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2351 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
631浏览 1评论
1682浏览 1评论
652浏览 0评论
1839浏览 0评论
562浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-20 08:39 , Processed in 1.182283 second(s), Total 43, Slave 38 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号