完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我正在设计夹层,必须插入KC705评估板上的J2和J22 FMC连接器。
我找不到报告相对距离的文档,因此我可以将FMC连接器精确地放在夹层上。 谢谢 |
|
相关推荐
2个回答
|
|
Salve Massimo,
不确定你是专注于电路板尺寸还是连接器本身。 关于KC705,您可以找到gerber filesonline,您可以在其中查看板载组件放置 http://www.xilinx.com/support/index.html/content/xilinx/en/supportNav/boards_and_kits/kintex-7_boards_and_kits/kintex-7_fpga_kc705_evaluation_kit.html 如果您需要有关FMC连接器的更多详细信息,请注意这是VITA 57.1标准 http://www.vita.com/fmc.html KC705评估板用户指南中还提供了FMC引脚分配: http://www.xilinx.com/support/documentation/boards_and_kits/kc705/ug810_KC705_Eval_Bd.pdf 问候, 安德里亚 在原帖中查看解决方案 |
|
|
|
Salve Massimo,
不确定你是专注于电路板尺寸还是连接器本身。 关于KC705,您可以找到gerber filesonline,您可以在其中查看板载组件放置 http://www.xilinx.com/support/index.html/content/xilinx/en/supportNav/boards_and_kits/kintex-7_boards_and_kits/kintex-7_fpga_kc705_evaluation_kit.html 如果您需要有关FMC连接器的更多详细信息,请注意这是VITA 57.1标准 http://www.vita.com/fmc.html KC705评估板用户指南中还提供了FMC引脚分配: http://www.xilinx.com/support/documentation/boards_and_kits/kc705/ug810_KC705_Eval_Bd.pdf 问候, 安德里亚 |
|
|
|
只有小组成员才能发言,加入小组>>
2369 浏览 7 评论
2785 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2251 浏览 9 评论
3328 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2419 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
740浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
529浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
342浏览 1评论
746浏览 0评论
1947浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-13 08:15 , Processed in 1.192191 second(s), Total 47, Slave 42 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号