完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好
我正在使用新版ML605板 当我测试DDR3时,它失败了 我在xilinx论坛上找到“ML605 - SO DIMM附带更新的版本”并更改MHS文件和UCF文件, 但是当我尝试运行它时,会出现两个错误: 错误:ConstraintSystem:59 - 约束FPGA_0_DDR2_SDRAM_DIMM0_DDR2_RowAddr_pin_13 LOC = J15 |> [system.ucf(78)]:找不到NET“fpga_0_DDR2_SDRAM_DIMM0_DDR2_RowAddr_pin_13”。 请验证:1。 指定的设计元素实际上存在于原始设计中。 指定的对象在约束源文件中拼写正确.ERROR:ConstraintSystem:59 - 约束[system.ucf(78)]:未找到NET“fpga_0_DDR2_SDRAM_DIMM0_DDR2_RowAddr_pin_13”。 请验证:1。 指定的设计元素实际上存在于原始设计中。 指定的对象在约束源文件中拼写正确.ERROR:Xflow - 程序ngdbuild返回错误代码2.中止流程执行.. 剂量如何发生? 以及如何解决? 你能给我一些建议吗? |
|
相关推荐
1个回答
|
|
嗨,
你能附上你更新的MHS和UCF吗? --HS -------------------------------------------------- --------------------------------------------请注意 - 请注明 如果提供的信息有用,请回答“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- --------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2439 浏览 7 评论
2834 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2306 浏览 9 评论
3387 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2482 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1659浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
612浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
476浏览 1评论
2026浏览 0评论
752浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-1-8 11:26 , Processed in 1.155176 second(s), Total 42, Slave 37 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号