完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好，
我使用的是Vc707板，14.5 ISE DS。 在XPS项目的开发过程中，我遇到了ddr3内存接口的问题。 在我的XPS设计中（基于Xilinx网站上提供的参考vc707 BIST项目）软件（使用DDR3）有时会出现意外情况。 为了验证内存接口，我开发了一个非常简单的DDR3内存写/读测试应用程序并将其放入BRAM中。 该应用程序证明存在DDR3内存接口问题，因为在某些情况下读取数据与写入数据不匹配。 发生这种情况时，错误始终在同一位并始终在0到1转换：而不是写入0xFF app有时会读取0xFD。 内存测试（它是指示vc707 BIST的一部分）结束，没有指示错误。 我在原始vc707 BIST HW上的测试应用程序给出了相同的结果（偶尔会有错误的读取数据）。 我还尝试使用BSB向导为vc707平台创建新的XPS项目。 使用默认参数，结果是在400MHz上运行的DDR3接口 - 在指示项目上的一半。 无论如何，DDR3接口的问题仍然存在。 在所有情况下，实施都以时间分数0结束。 我们可能遇到某种硬件问题（PCB设计问题，冷焊？）。 我们只有一块vc707板，所以我们无法比较。 如果有人可以在其他vc707上运行我们的测试SW，那将是很棒的。 这肯定有助于追查问题。 该应用程序扩展了hello world示例，缓冲区放置在DDR3中。 heloworld.c和lscript.ld是附加的。 提前致谢 lscript.ld 5 KB helloworld.c 3 KB 
0
|
|
相关推荐
3个回答
|
|
|
ThanksAthandr，
Ididn'ttryrunningMIGdesign。 InmydesignMBwasonlymasteronAXIinterconnect，andDDR3onlyslave。 之后，当（freezecurrentproblemandcontinuewithothers features），Iaddmycustomperipheral（asanothermasteronAXIInterconnect）， andproblemdisappeared.Verystrange.ThisisdefinitelysomeissuewithAXIInterconnect。 最好的祝福， 德拉甘 在原帖中查看解决方案 |
|
|
|
|
|
嗨，
您是否尝试在Xilinx.com上的VC707页面中运行MIG设计。 如果您还没有尝试检查以下链接。 尝试运行此设计并检查您是否仍在接收错误的数据。 1）PDF -LINK 2）设计 - 链接 其他VC707文档可以从链接链接中找到。 谢谢， 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 |
|
|
|
|
|
ThanksAthandr，
Ididn'ttryrunningMIGdesign。 InmydesignMBwasonlymasteronAXIinterconnect，andDDR3onlyslave。 之后，当（freezecurrentproblemandcontinuewithothers features），Iaddmycustomperipheral（asanothermasteronAXIInterconnect）， andproblemdisappeared.Verystrange.ThisisdefinitelysomeissuewithAXIInterconnect。 最好的祝福， 德拉甘 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2595 浏览 7 评论
2920 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2374 浏览 9 评论
3474 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2554 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
3086浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
718浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
593浏览 1评论
882浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
5726
评论
淘帖
1348
