完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
使用XPS时，然后将.xmp导入planahead，生成一个比特流文件。
我可以使用chipcope / impact进行配置，从PS-> PL运行获取FCLK还是我必须导出到sdk？ 我正在使用Fclk_clk0，ARM PLL，与我所有的PL逻辑绑定 现在，我把AXI_monitor＆amp; XPS中的ICON（3个控制端口），并实例化一个附加的ILA＆amp; 包装器中的VIO（连接到ICON） 我生成一个位文件，使用分析配置，但似乎时钟没有运行。 
0
|
|
相关推荐
3个回答
|
|
|
配置完成后你运行了ps7_init.tcl吗？
该脚本需要设置PS和fclk时钟/复位。 s002wjh写道：所以bascially planahead为.xmp生成一个VHD包装器。 包装器有一个引脚ps7_fclk_clk0，它连接到bufg的输入（I端口），bufg的O端口连接到我的所有逻辑/芯片范围。 使用影响和配置进行配置 分析仪，没有工作，分析仪抱怨慢或停止时钟 干杯，吉姆 在原帖中查看解决方案 |
|
|
|
|
|
所以bastrly planahead为.xmp生成一个VHD包装器。
包装器有一个引脚ps7_fclk_clk0，它连接到bufg的输入（I端口），bufg的O端口连接到我的所有逻辑/芯片范围。 使用影响和配置进行配置 分析仪，没有工作，分析仪抱怨慢或停止时钟 |
|
|
|
|
|
配置完成后你运行了ps7_init.tcl吗？
该脚本需要设置PS和fclk时钟/复位。 s002wjh写道：所以bascially planahead为.xmp生成一个VHD包装器。 包装器有一个引脚ps7_fclk_clk0，它连接到bufg的输入（I端口），bufg的O端口连接到我的所有逻辑/芯片范围。 使用影响和配置进行配置 分析仪，没有工作，分析仪抱怨慢或停止时钟 干杯，吉姆 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2473 浏览 7 评论
2860 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2321 浏览 9 评论
3406 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2502 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
2150浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
644浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
503浏览 1评论
2053浏览 0评论
783浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1320
评论
淘帖
1740
