完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我有兴趣购买“Xilinx Zynq-7000 SoC ZC702评估套件”
我想知道成像/视频IP核是否包含在主板附带的软件开发中。 谢谢 ---------- Khlitoshi 
0
|
|
相关推荐
7个回答
|
|
|
K，
该板带有Sobel视频滤波器示例，以及支持它的核心。 我相信所有核心都是评估核心（免费在演示中使用）。 您需要查看IP站点以查找免费的IP站点以及需要许可证的站点。 http://www.xilinx.com/ipcenter/video/video_core_listing.htm Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
嗨奥斯汀，
是否有任何教程或用户指南显示如何在Zynq Zc702板的PL部分中包含CoreGen生成的IP？ 具体来说，我想包括一个32位AXI寄存器接口，它在一侧与ARM通信，而我在32位寄存器的另一侧创建一些随机逻辑。 在线教程中是否有这样的实现示例？ 另一个应用程序可以包含一个简单的CORDIC函数，它可以与ARM接口 通过ARM C代码访问作为内置硬件功能（通过AXI，但位于ZC702的PL中的硬件功能）？ 提前致谢 |
|
|
|
|
|
H，
Sobel滤波器示例具有PL侧的AXI流接口，滤波器等。 我相信它几乎展示了使用AXI流接口在可编程逻辑方面构建加速器所需要的东西。 AXI内存接口类似。 本演示未显示的是如何使用Zynq部分提供的ACP（核心级）加速器接口。 Avnet最近的Vivado高级综合视频演示是使用Zynq产品加速任务的一个很好的介绍。 http://avnetondemand.com/arm-software-development-for-the-zynq-7000-epp/keywords/zynq/video/1765/ Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
嗨奥斯汀，感谢您提供的信息。
我看了索贝尔的例子。 但是，该文档可能适用于Sobel案例，但是::“8。在”平台“窗口中，选择”IP目录“选项卡.9。展开”项目本地PC“下的”用户“（图10）。此处列出了两个版本的sobel_filter_top模块：1.02 .a是当前使用的版本，1.00.a是在步骤2中复制的版本。“当我尝试将我的Coregen生成的IP复制到相应的”pcore“文件夹时，我在XPS中看不到”USER“。 可能应该有一个文件中缺少的步骤？ 或者我应该获得PlanAhead和相关软件的14.2版本吗？谢谢 |
|
|
|
|
|
H，
Zynq仅在14.1及更高版本中受支持。 并且，您必须安装Zynq的许可证（根据zc702套件中的网页链接）。 奥斯汀 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2509 浏览 7 评论
2879 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2336 浏览 9 评论
3429 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2515 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
2608浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
669浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
533浏览 1评论
819浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2164
评论
淘帖
1853
