[问答]

PSOC 5移位寄存器FIFO是否有效？

问答对人有帮助，内容完整，我也想知道答案 0 我不可能得到一个fifo_full无论多少写我转向登记FIFO。自Icontrol以来的负荷信号，我相当肯定的数据不应该被转移出去的FIFO和还没有填满。 0
2019-8-26 08:57:59　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 36切53 该类别下有 65 个回答。邀请回答 hnui2002 该类别下有 50 个回答。邀请回答细水爱长流该类别下有 33 个回答。邀请回答不cdvdhgdh 该类别下有 31 个回答。邀请回答 iwuwjgj 该类别下有 26 个回答。邀请回答 cslb2000 该类别下有 25 个回答。邀请回答珠海易胜该类别下有 23 个回答。邀请回答 ggfx 该类别下有 23 个回答。邀请回答 hrtuoyu 该类别下有 22 个回答。邀请回答 h1654155958.0210 该类别下有 22 个回答。邀请回答 shaoye88 该类别下有 21 个回答。邀请回答 ncmza 该类别下有 21 个回答。邀请回答望望Ll 该类别下有 20 个回答。邀请回答 april_yu 该类别下有 20 个回答。邀请回答瑾年Invader 该类别下有 20 个回答。邀请回答 zkzk196599 该类别下有 19 个回答。邀请回答 nvwuwy 该类别下有 18 个回答。邀请回答 lucas_songlea 该类别下有 18 个回答。邀请回答 zhan81411 该类别下有 17 个回答。邀请回答 cmh22 该类别下有 17 个回答。邀请回答举报张荣相关推荐 • 如何正确更改移位寄存器FIFO的大小？ 1951 • labview移位寄存器实现闪灯报错 5228 • 移位寄存器的问题 4969 • 怎样去设计一种自动加载移位寄存器？ 1419 • LabVIEW移位寄存器怎么清空？？ 20900 • Virtex-5是否可以在不同驱动器的同一片中驱动不同移位寄存器的CE信号？ 830 • 在While循环中使用队列操作是否需要移位寄存器 3037 • 移位寄存器的工作原理是什么？具有哪些功能应用？ 2607 • 求大虾指导如何使用移位寄存器 3015 • 基于labview的移位寄存器设计 2833 2个回答

答案对人有帮助，有参考价值 0 FIFOSIZE是4。我保证不充分的fifois然后写的FIFO。数据没有转移到转移登记到fifois全。而（shiftreg_1_getfifostatus（shiftreg_1_in_fifo）！= shiftreg_1_ret_fifo_full）如果（shiftreg_1_writedata（我）= = cyret_success）成功=成功= 0x00 0x01；其他；据我可以告诉，getfifostatus总是返回fifo_empty，无论怎么可能写我。

2019-8-26 09:22:56 评论举报张荣

答案对人有帮助，有参考价值 0 我在这个问题上有更多的信息，在我的情况下，Shift GravestV2.30PSOC3.3SP2，25位，左移位，FIFO长度＝4： CyDelayCycles（1）；//StaseStase= 0x18=＝GETFIFOSTATION＝FIFOOHOLL（计数器＝0；计数器SHIVTEGGOSSIX FIFOZY大小- 1；++计数器）{SHIVTIGGOSISSIGRADEDATA（计数器& lt；lt；1）；CyDelayCycles（1）；/StaseReals= 0x18=＝GETFIFOSTATION FIFOSULL } SHIVTIGGOSISSIGRADEDATA（COUNTE）R<；<；1）；//FIFO是完整的CyDelayCype（1）；//StaseStase= 0x08= >；GETFIFOSTATION＝FIFOOHOLL（计数器＝0；计数器<；SHIVETGGYSHIFIFOX大小- 1；++计数器）{ActuvFuffSeryWrad（1）；/Load信号ActuffFuffer-Script（0）；CyDelayCycles（1）；//StaseReals= 0x10= >；GetFIFOSta。ToS＝FIFOX部分} ActudiFuffRyWrad（1）；//Load信号ActudiFuffReX（0）；//FIFO是空CyDelayClar（1）；//StaseStase= 0x18= & GETFIFOSTATION= FIFOSYOLL，但TrYNG填充部分填充的FIFO： CyDelayCycles（1）；//FIFO是空的（计数器＝0；计数器和SHIVETGGESSIX FIFOZY大小；++计数器）{SHIVTIGGOSISSIGRADEDATA（计数器& lt；lt；1）；CyDelayCycles（1）；} CyDelayCycles（1）；/FIFO满：StaseReals= 0x08= & GETFIFOSTATION FIFOSOAL ActudiFuffSerx写（1）；/加载一个数据，activebuffer_write（0）；CyDelayCycles（1）；//现在FIFO partialli填充：statusregister = 0x10 = & gt；getfifostatus = fifo_partial shiftreg_ssi_writedata（反<；<；1）；//现在FIFO正确完整，与statusregister = 0x00 = & gt；getfifostatus = fifo_满，在我的情况下，GetFIfostatus是完全无用的，而且状况登记似乎只检测FIFO满有用的（= = 0x08 \| \| = = 0x00）

2019-8-26 09:32:32 评论举报李焰