完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我计划在Spartan3E板上使用HIROSE连接器
(采用Xilinx XC3S500E Spartan-3E FPGA) 有三个连接器引脚,Hirose A47连接到FPGA引脚D10 和 Hirose B46引脚连接到FPGA引脚E10 和Hirose B48引脚连接到FPGA引脚D9 E10定义为IO_L11N_0 / GCLK5 D10定义为IO_L11P_0 / GCLK4 D9定义为IO_L14N_0 / GCLK11 因为我不需要输入或输出时钟进出FPGA(因为Spartan3E卡已经将它提供给引脚C9) 我想知道我是否可以将三个引脚E10,D9和D10用作常规I / O? 谢谢 达格 |
|
相关推荐
1个回答
|
|
答案是肯定的。
签名:新手的自述文件在这里:http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结:1。 阅读手册或用户指南。 你读过手册了吗? 你能找到手册吗?2。 搜索论坛(并搜索网页)以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题,开始新的主题!5。 学生:复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息(请与网页,数据表链接).7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章,那么我一无所获。 |
|
|
|
只有小组成员才能发言,加入小组>>
2436 浏览 7 评论
2833 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2305 浏览 9 评论
3383 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2479 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1558浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
604浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
470浏览 1评论
2021浏览 0评论
744浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-1-4 11:44 , Processed in 1.359101 second(s), Total 75, Slave 59 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号