完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
大家好，
当我使用ML605 DDR3 MIG参考设计ml605_MIG_rdf0011_12.4时，它会在下面显示以下错误消息列表： -------------------------------------------------- -------------------------------------------------- -------------------------------------------------- -------------- 包装：2309 - 发现适合此设备的太多“IOB”型粘合剂。 地图：237 - 设计太大，无法容纳设备。 请查看“设计摘要”部分，了解设计的哪个资源要求超出了设备中可用的资源。 请注意，报告的切片数量可能无法准确反映，因为它们的打包可能尚未完成。注意：仍将生成NCD文件以允许您检查映射设计。 此文件仅供评估使用，不能通过PAR成功处理。 -------------------------------------------------- -------------------------------------------------- -------------------------------------------------- -------------- 谁能帮我？ 谢谢。 最好的祝福。 
0
|
|
相关推荐
3个回答
|
|
|
在没有更详细信息的情况下，有点难以说明这种情况有什么问题，但是一个常见的问题是示例设计中的流量生成器没有被使用，并且所有内部存储器接口引脚都被引出到引脚。
在Map的报告中查看与IOB相关的信号，您应该知道。 只有外部存储器接口信号应该连接到IOB。 |
|
|
|
|
|
嗨jspaldings，
是的，我不使用流量发生器模块。 我根据.zip文件中的.pdf文件重新生成mig核心并重建我自己的项目。 我想知道taaffic发电机模块的功能是什么。 我可以从我的设计中删除它并修改其他文件以使mig工作吗？ 谢谢。 最好的祝福。 |
|
|
|
|
|
“流量发生器”是模拟和硬件启动的示例设计。
您不想在实际设计中使用它; 它只是给你一些东西，看看界面如何工作，并协助硬件调试。 对于您的实际设计，您应该使用'user_design'或删除流量生成器。 但是你必须将内存接口连接到某个东西; 否则所有信号都将被带到引脚。 这可能导致设计耗尽引脚，并可能导致时序问题。 因此，请删除流量生成器，并确保将界面完全连接到您自己的设计。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2498 浏览 7 评论
2870 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2329 浏览 9 评论
3424 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2510 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
2447浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
659浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
521浏览 1评论
2075浏览 0评论
801浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1711
评论
淘帖
1180
