完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好。
我正在尝试(现在)为我的硕士论文写简单的Verilog组件,而在做短的LIFO堆栈时,我遇到了问题,因为:“构建错误:不支持内存声明” 不管怎样,为了避免这个问题,例如,你可以在PSoC 5LP中使用不知何故的RAM构建,以使这个组件成为可能吗? |
|
相关推荐
7个回答
|
|
我不认为这是需要的。
我刚刚在Verilog Wrp指南中发现:“Wordp中也不支持寄存器数据类型(内存)的数组。” 现在我在我的第一篇文章的第二部分只有问题。用Verilog编写的组件连接到PSoC中的RAM有容易的方法吗? |
|
|
|
|
|
|
|
|
|
|
|
到这里搜索“Verilog”和“数据路径”。
HTTP://Vio.CyPress?COM/VIEW-Labaly/?源= CY-Eng-主页和中等=身体支持 问候,Dana。 |
|
|
|
如何使用DATAPATH帮助我在Verilog组件中存储内存?
|
|
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言,加入小组>>
754个成员聚集在这个小组
加入小组2106 浏览 1 评论
1853 浏览 1 评论
3671 浏览 1 评论
请问可以直接使用来自FX2LP固件的端点向主机FIFO写入数据吗?
1786 浏览 6 评论
1536 浏览 1 评论
CY8C4025LQI在程序中调用函数,通过示波器观察SCL引脚波形,无法将pin0.4(SCL)下拉是什么原因导致?
572浏览 2评论
CYUSB3065焊接到USB3.0 TYPE-B口的焊接触点就无法使用是什么原因导致的?
424浏览 2评论
CX3连接Camera修改分辨率之后,播放器无法播出camera的画面怎么解决?
438浏览 2评论
386浏览 2评论
使用stm32+cyw43438 wifi驱动whd,WHD驱动固件加载失败的原因?
916浏览 2评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-24 20:37 , Processed in 0.973834 second(s), Total 89, Slave 73 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号