完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我在Verilog中遇到二进制除法问题。
我想得到一个包含商的输出。 我稍后将处理decima的位置。 以下代码完美地运行,我可以显示输出,它与我正在寻找的完全匹配。 分配股息= 48'h800000000000; assign quotient = dividend / 24'ha00000; 但是,当我尝试稍微不同的方法时,如下所示,我得到以下错误。 分配股息= 48'h800000000000; assign quotient = dividend / {1'b1,in2 [22:0]}; 错误是: 错误:Xst:870 - “fp_arith.v”第293行:无法简化运算符DIV。 我尝试在线搜索此错误,但发现的信息很少。 有人请帮我弄清楚为什么第一种情况有效,但第二种情况不会。 先谢谢你。 |
|
相关推荐
1个回答
|
|
如果您在综合板上发布了问题,您可能会得到更快的响应。
部门支持非常有限。 实际上,XST UG声明它只支持除数为2的幂(见下面的快照)。 您可能想要使用CoreGen的“Divider Generator”。 对于CoreGen 11.x,您需要应用http://www.xilinx.com/support/answers/33993.htm中提供的补丁。 干杯,吉姆 |
|
|
|
只有小组成员才能发言,加入小组>>
2424 浏览 7 评论
2826 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3375 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2465 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1253浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
453浏览 1评论
2008浏览 0评论
732浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-25 23:34 , Processed in 1.124498 second(s), Total 44, Slave 38 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号