完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛
1095
|
现在我们正在FPGA上进行项目，其中一个模块是与SPI Flash 25M16接口，即带有SPI总线协议的16MB闪存。我们有用于读取和读取的VHDL程序。
将数据写入其中＆amp; 使用spartan 3套件测试逻辑，但它无法正常工作。 为了测试我们的逻辑，我们使用相同的程序在spatan3套件上连接DAC芯片，它给我们正确的输出。 但不知怎的逻辑不适用于FLASH，当我们没有给出芯片选择信号时，它在输出引脚“Q”上给出输出，按照手册它应该给我们高阻抗那个时间，我们测试逻辑用4- 5种不同的套件，同样的事情正在发生。 你能帮我们解决这个问题吗？ 当我们使用用户指南中给出的方案来检查电路板上提供的ckt时，我们发现在方案中它被赋予16pin flash＆amp; amp; 在电路板上我们有8针闪光灯。我们发现在闪光电阻器的输出引脚处有一个闪存。 提供电容器，所以我的问题是该电容器的用途是什么？ 您能否分享一些我们提供给用户指南中未提及的实用/威廉希尔官方网站 要点？ 等待正面重播。 
0
|
|
相关推荐
5个回答
|
|
|
我创建了一个基于MicroBlaze的设计，可以访问和测试串行闪存。
这里有一个9.1版本： https://www.em.avnet.com/common/filetree/0,2740,RID%253D%2526CID%253D27812%2526CCD%253DUSA%2526SID%253D32214%2526DID%253DDF2%2526LID%253D32232%2526PVW%253D%2526PNT% 253D％2526BID％253DDF2％2526CTP％253DSTA，00.html S3500E使用串行闪存配置和引导MicroBlaze 但是，听起来你没有使用MicroBlaze。 以下是该设计文档中可能对您有所帮助的相关说明。 祝你好运。 布赖恩 *注意：由于J11（1-2和3-4）上的跳线位置，串行闪光选择信号（ROM_CS）与CSO_B（U3）和SEL（R12）相连。 这种跳线放置是必要的，允许编程电缆（使用SEL信号）或FPGA（使用CSO_B信号）访问串行闪存。 但是，SEL是MicroBlaze设计中未使用的引脚。 ISE中未使用引脚的默认设置是将它们拉低（参见bitgen默认值），这会导致与SPI控制器发生冲突。 因此，以下语句先前已添加到bitgen.ut文件中，以防止SEL干扰串行闪存操作： -g UnusedPin：Pullnone |
|
|
|
|
|
嗨Vineeta.Parkhi，我是FGPA的新手。
我最近使用SPI协议，VHDL语言在DAC上进行测试项目。 但是，我无法成功地与DAC接口。 您能否成功发送与DAC（SPI协议）接口的示例简单代码？ 你有任何建议或相关文件吗？ 我也在使用Spartan 3E套件。 我的电子邮件是：lahoangdung@yahoo.com。 谢谢你的帮助.Regards，Dung。 |
|
|
|
|
|
请注意，Spartan 3E入门套件用户指南中存在一些错误。
用户指南正确指出在使用SPI时，必须禁用SPI上的所有设备，除了要使用的设备。 但是，列出每个器件的禁用级别的表会为xcf04s选择引脚提供不正确的级别。 该引脚名为fpga_init_b。 此引脚必须设置为0以禁用平台闪存，并设置为1以启用它。设置不正确对DAC没有影响，因为在使用hte DAC时您不关心spi_miso的值。 但是，禁用PF的错误值将影响您对SPI闪存的读取，因为您将同时使用SPI闪存和PF驱动spi_miso.I使用三种方法来验证转移不正确：1）我检查过 PF的数据表。 2）我检查了文档以及PicoBlaze DAC和ADC示例代码的实际实现3）我实现并成功测试了读取Platform Flash的设计。注意，您也可以通过将负载模式跳线更改为任意来取消选择PF 除了000以外的值。（000是所有三个跳线的值。）另外，为了在调试过程中混淆你，PF会在你读完所有位后取消选择，并且在你取消选择之前它将被取消选择 然后重新选择它。 |
|
|
|
|
|
|
|
|
|
|
|
如果您使用的是Spartan 3E入门套件，我建议您从PicoBlaze DAC控制参考设计开始，只是为了确保您在信号和引脚定义方面正常工作并禁用其他五个干扰设备。
然后，如果您希望用VHDL状态机替换PizoBlaze及其软件，则可以。 更好的是：您可以添加DAC控制状态机并使用PicoBlaze进行更高级别的监控和控制。 您可以在以下网址找到PicoBlaze参考设计：http：//www.xilinx.com/products/boards/s3estarter/files/s3esk_picoblaze_dac_control.pdf |
|
|
|
|
只有小组成员才能发言，加入小组>>
2458 浏览 7 评论
2851 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2313 浏览 9 评论
3397 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2490 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1956浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
636浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
494浏览 1评论
2040浏览 0评论
767浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1486
