完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我正在尝试将LVDS差分输入缓冲器（bank电压为3.3V）用于SLVS信号。 根据XAPP894，它可以通过外部终端电阻下拉共模电压来完成（它还显示2个LVCMOS输入，其中100欧姆串联电阻用于LS模式）。 但是，我一直忽略LS模式，只将SLVS线路连接到具有150欧姆外部终端的LVDS_33 IBUFDS，但我从差分缓冲器中得到的所有内容都是'1'（偶尔会有一堆'0'）。 SLVS信号看起来像预期的那样（在大约100 mV和300 mV之间摆动）。 我之前从未做过这样的事情，所以我可能会想念或遗忘一些东西。 有人曾经做过类似的事情或任何提示或想法可能是什么问题？ 提前致谢。 
0
|
|
相关推荐
4个回答
|
|
|
T，
如果你没有使用图6（XAPP894）进行接口，它将无法工作.... 请注意，您必须正确地解决方程式顶部设置所有组件值。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
@ tidr1400没有额外的两个电阻，共模转换不会发生。
即使您不将它们用于LS信令，您也需要等效的结构。 Checkout lattice slvs appnotes，它们有类似于没有ls模式的xapp。 它可能有所帮助。 当然，你总是可以用香料模拟你的设计，看看你得到了什么。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 |
|
|
|
|
|
感谢@ muzaffer。
我试图在莱迪思应用笔记中找到一些东西，但可以找到任何有用的东西。 你有特定的想法吗？ 另外，我真的不知道如何在Spice中模拟它，尤其是LVCMOS信号。 我们可能只是尝试将电阻连接到LVCMOS输入（如图11中的XAPP894），看看会发生什么。 |
|
|
|
|
|
图6（XAPP894）是FPGA作为收发器的情况。
接收器怎么样？ 我可以使用带有HR端口的figure11吗？ 因为在该pic中，I / O是LVDS_25_HR，但您也有“重要信息：在高性能（HP）I / O bank中，必须在LVDS配置的I / O上使用外部终端电阻。” 所以我很困惑。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2363 浏览 7 评论
2782 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2247 浏览 9 评论
3326 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2414 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
730浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
524浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
336浏览 1评论
742浏览 0评论
1940浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
5394
评论
淘帖
3426
