完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
各位好，如下图，本来想在参考源后面加运放跟随来提高驱动能力，可结果驱动能力变低了。飞线直接连可以驱动，过运放跟随后就不行了，各位大神，这是为啥呢，这种做法有啥问题呢还是
0
已退回10积分
|
|
相关推荐
2个回答
|
|
|
不错，很好的经验分享，辛苦麻烦了，欠缺这方面的资料，非常感谢
|
|
|
|
|
|
一般来说，VREF输出端都会放一个较大的电容，这个电容和参考源的输出阻抗组成的RC时间常数较大（因为这个C较大），所以当这个电容上的电荷被ADC抽走时（ADC采样的原理就是内部电容的快速充放电），基准源要为这个C充电，而这个C构成的RC电路的时间常数为较大。因此给这个C充电是一个非常慢长的过程，此时就会造成ADC采样数据震荡。所以在C后面加一个buffer。
这个buffer的选择是很有讲究的，因为它不只是增大基准源的驱动电流。它的更重要的使命是快速的给这个C充电。当C的电荷被ADC抽走时，势必造成电容的正端的电压微小下降。这时就会引起buffer运放的输出电压下降。这就会引起运放的反馈系统的响应，使输出电压回到原来的值，也就是等于Vref的值。 |
|
|
2019-8-4 22:23:05
4 评论
4 条评论
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
19 浏览 0 评论
293 浏览 0 评论
为什么在频率为10^3 Hz处，产生的相移就可以确定约为-90度
1385 浏览 1 评论
【高手问答】电路的功能是为了0.6v到40v之间调压，运放发热严重
3650 浏览 8 评论
USB3.0 工业相机的传输速率是否受到电脑主板某些硬件的限制？
1251 浏览 0 评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2272
淘帖
15584
赞
