完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
|
|
相关推荐
7个回答
|
|
|
G，
简单：无法保证它会起作用。 怎么会不起作用？ 我不知道。 可能会有效吗？ 是。 但它可能在一个电压和温度下工作，然后随着事情的升温，失败。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
只有当您有与边际（小）时间相关的问题时，改变速度等级才有帮助。
这也不适用于所有时序问题。更改速度等级有助于确定是否需要针对更快的设备来满足您的时序要求，或者如果使用较慢的速度等级仍然满足时序限制。 目标设备的可用速度等级的下拉列表显示在“分析时序约束”对话框的“选项”选项卡中。 以下链接提供了有关速度等级标准的一些有用信息 http://forums.xilinx.com/xlnx/board/crawl_message?board.id=DEENBD&message.id=5151 http://www.xilinx.com/itp/xilinx10/help/iseguide/mergedProjects/timingan/html/ta_p_change_speed_grade.htm http://forums.xilinx.com/xlnx/board/crawl_message?board.id=GenDis&message.id=16653 http://forums.xilinx.com/xlnx/board/crawl_message?board.id=Virtex&message.id=16628 http://forums.xilinx.com/xlnx/board/crawl_message?board.id=CPLD&message.id=157 _______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。 因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。 |
|
|
|
|
|
您可以检查当前实现的设计是否适用于较慢的部分。
在“生成后置位置和路径静态时序”的设置中，将“更改速度”设置为“-2”。 然后重新运行“Generate Post Place＆amp; Route Static Timing”以查看是否存在任何时序违规。 如果您对一块电路板或少数电路板执行此操作，并且在最恶劣的温度或电压条件下不运行这些部件，即使存在轻微的时序违规，设计也可能会起作用。 但是，如果这是用于运送多个单元的产品，则需要确保设计符合您所购买的速度等级。 - Gabor |
|
|
|
|
|
我有一个类似的问题。
我使用的是kintex-7 325速度等级2。 正如你所提到的，高速设备的位不能在低速设备上运行良好，在高速设备（kintex-7 325速度等级3）上运行的低速设备（kintex-7 325速度等级2）的位数如何？ |
|
|
|
|
|
对于使用较慢速度等级（例如-1）准备的设计，应该精确地装载更高速度等级的装置（例如-3）。
如果有任何问题，几乎可以肯定地反映了可疑的设计实践，其中竞争条件发生了。 使用最初预期的速度等级（例如-1）时，过程，电压和温度（PVT）变化会发生这样的问题，但是移动到更快的速度等级（即'P'的变化比正常更大）倾向于显示 由设计师而不是硅造成的设计缺陷。 结论是; 一个良好的同步设计将奖励设计师和草率的设计实践有一天会咬你！ Ken Chapman英国Xilinx主要工程师 |
|
|
|
|
|
关于Xilinx速度等级的更多要点：
1）当您设计较低速度等级时，工具已经在运行静态时序分析时使用最高等级的快速过程角。 一般而言，如果原始部件通过，则对于较高速度等级部件在相同设计上重新运行静态时序分析将通过。 2）Xilinx器件不像电阻器那样装箱。 -2速度等级部件不能保证比-3慢。 它只是测试较慢的标准。 对于更成熟的零件，高速等级的产量通常大于高速等级的销售要求，这意味着您更有可能获得满足比零件上标记的更高速度等级的零件。 - Gabor |
|
|
|
|
|
是。
无法保证您的设计正常运行。 有可能会出现计时问题。 请使用新的速度等级设备进行时序分析，并验证您的设计和应用要求。 如果可能，请为相同的速度等级设备重新实施和重新编程相同的速度等级设计。 这是安全的方法。 _______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。 因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2509 浏览 7 评论
2879 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2336 浏览 9 评论
3429 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2515 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
2608浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
669浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
533浏览 1评论
818浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1677
评论
淘帖
2709
