完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我对两个SPARTAN-6设备之间的DDR2接口进行了SI分析。 该接口的数据速率为800Mb / S. 1.速度等级2的SPARTAN-6设备是否支持DDR2接口的800Mb / S数据速率? 2.我想使用哪种双向模型进行模拟? 我尝试了几种组合。 这些组合都不适合我。 当我尝试使用两个SSTL18_OT25_LR_33模型(相同的驱动器和接收器)时,结果波形带有偏移。 我也试过组合SSTL18_II_LR_33和SSTL18_OT25_LR_33。 还尝试了不同的输出终端型号 请注意,拓扑是与2500mils Microstipand的一对一连接,没有任何外部终端 请帮忙。 感谢致敬, Sivaraj.R |
|
相关推荐
2个回答
|
|
你好,
我知道自从这篇文章以来已经很长时间了,但我遇到了类似的问题,没有人似乎有一个坚实的回应...... 输出模型(直接源自Spartan-6设备的IBIS模型)是: SSTL18_I / II_LR / TB_33 / 25_wk / TP / st_out /中 SSTL18_OT25 / 50 / 75_LR / TB_33 / 25_wk / TP / st_out /在 首先,第二个模型没有指定使用哪个SSTL18类(I或II)......我没有在FPGA和DDR2端使用外部终端(仅限On Die Termination)。 如果有人可以阐明这个话题,那将是非常有帮助的:使用哪个类,启用OT时使用的是什么类,等等。 非常感谢你 |
|
|
|
经过一些研究后,我发现“SSTL18_OT25 / 50 / 75_LR / TB_33 / 25_wk / tp / st”只能用作输出模型。
此外,输出终端自动超越驱动强度(Class I和Class II)。 这就是模型中没有特别提到的原因。 |
|
|
|
只有小组成员才能发言,加入小组>>
2448 浏览 7 评论
2846 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2310 浏览 9 评论
3391 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2486 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1795浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
624浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
486浏览 1评论
2037浏览 0评论
763浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-1-14 05:39 , Processed in 1.112362 second(s), Total 43, Slave 38 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号