完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
二、问题分析
在PCB设计中，QFN封装的器件通常使用微带线从TOP或者BOTTOM层扇出。对于小间距的QFN封装，需要在扇出区域注意微带线之间的距离以及并行走线的长度。图1是一个0.5 pitch QFN封装的尺寸标注图。 图1、0.5 pitch QFN封装尺寸标注图 图2是一个使用0.5mm pitch QFN封装的典型的1.6mm 板厚的6层板PCB设计： 图2、QFN封装PCB设计TOP层走线 差分线走线线宽/线距为：8/10, 走线距离参考层7mil，板材为FR4. 图3、PCB差分走线间距与叠层 从上述设计我们可以看出，在扇出区域差分对间间距和差分对内的线间距相当，会使差分 对间的串扰增大。 图4是上述设计的差分模式的近端串扰和远端串扰的仿真结果，图中D1~D6是差分端口。 图4、差分模式端口定义及串扰仿真结果 从仿真结果可以看出，即使在并行走线较短的情况下，差分端口D1对D2的近端串扰在5GHz超过了-40dB，在10GHz达到了-32dB，远端串扰在15GHz达到了-40dB。对于10Gbps及以上的应用而言，需要对此处的串扰进行优化，将串扰控制到-40dB以下。 |
|
|
|
|
|
三、优化方案分析
对于PCB设计来说，比较直接的优化方法是采用紧耦合的差分走线，增加差分对间的走线间距，并减小差分对之间的并行走线距离。 图5是针对上述设计使用紧耦合差分线进行串扰优化的一个实例： 图5、紧耦合差分布线图 图6是上述设计的差分模式的近端串扰和远端串扰的仿真结果： 图6、紧耦合差分端口定义及串扰仿真结果 从优化后的仿真结果可以看出，使用紧耦合并增加差分对之间的间距可以使差分对间的近端串扰在0~20G的频率范围内减小4.8~6.95dB。远端串扰在5G~20G的频率范围内减小约1.7~5.9dB。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
4530个成员聚集在这个小组
加入小组17626.6标准中关于CDN的疑问？以及实际钳注入测试中是否需要对AE和EUT同时接CDN？
6821 浏览 1 评论
3547 浏览 2 评论
10309 浏览 1 评论
3832 浏览 4 评论
3547 浏览 0 评论
735浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2059
评论
淘帖
1669
