完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,大家好,
我计划使用一个有2个车道mipi的相机。 我知道FPGA不支持没有无源的MIPI,并且在这里查看这个应用笔记: https://forums.xilinx.com/t5/Xce ... erfaces/ba-p/515147 http://www.xilinx.com/products/i ... perty/1-3eqk2b.html 但是我认为我的MIPI桥可能更容易使用? 有没有人有什么建议? 以上来自于谷歌翻译 以下为原文 Hi guys, I plan on using a camera which has 2 lane mipi. I know FPGA's dont support MIPI without passives and was looking into this app note here: https://forums.xilinx.com/t5/Xce ... erfaces/ba-p/515147 http://www.xilinx.com/products/i ... perty/1-3eqk2b.html However I think i MIPI bridge would probably be easier to use? DOes anyone have any suggestions? |
|
相关推荐
1个回答
|
|
XCELL文章有MIPI接收器,TERMINATION始终打开,这是为了理解不太合规,它应该在LP模式下关闭。
但是硬件CSI-2接收是“只是”lvds输入,它将工作并接收时钟和数据。 并且有一些开源代码将其转换为数字视频流。 以上来自于谷歌翻译 以下为原文 The XCELL article has MIPI receiver with TERMINATION always on, this is to mu understanding not so compliant, it should be turned off in LP mode. but hardare CSI-2 receive is "just" lvds inputs, it will work and receive the clock and data. and there is some open source code to convert it to digital video stream. |
|
|
|
只有小组成员才能发言,加入小组>>
2473 浏览 7 评论
2860 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2321 浏览 9 评论
3406 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2502 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
2152浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
644浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
503浏览 1评论
2053浏览 0评论
783浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-2-2 20:21 , Processed in 0.596542 second(s), Total 75, Slave 59 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号